

Tietokoneen rakenne

Käskykannat

Ch 10-11 [Sta06]

- Operaatioista
- Operandeista
- Osoitustavoista
- Pentium / PowerPC

Luento 7 - 1

Käskysykli

CPU suorittaa ohjelmaa kokeilinen "käsky kerrallaan"

Käskyn suoritus muodostuu vaiheista, joita CPU toistaa jokaiselle käskyille

(Sta06 Fig 10.1)

Luento 7 - 2

Konekäskyt

- Käskykanta**
 - CPU:n tunnistama konekielten käskyjen kokoelma
- Operaatiokoodi**
 - Mitä käsky tekee?
- Vilteet operandehin (yksi/useita)**
 - Mistä data, jolle operaatio tehdään?
 - Rekistereistä, muistista, I/O laitteelta
 - Minne tulokset talltetetaan?
 - Rekistereihin, muistiin, I/O laitteelle
- Mikä käsky seuraavaksi**
 - I määräisitseesi? Expliittisesti?
- I/O?**
 - Muistiinkuvattu I/O ja samat tavat kuin muistille

Pureskeltu TITO kurssilla

Nopeus?

Luento 7 - 3

Käskyt ja Data

Address	Contents	Address	Contents
101	0010 0010 0000 0001	101	2201
102	0001 0010 0000 0010	102	1202
103	0001 0010 0000 0011	103	1203
104	0011 0010 0000 0100	104	3204

(a) Binary program

Address	Contents	Address	Contents
201	0000 0000 0000 0010	201	0002
202	0000 0000 0000 0011	202	0003
203	0000 0000 0000 0100	203	0004
204	0000 0000 0000 0000	204	0000

(b) Hexadecimal program

Address	Instruction	Label	Operation	Operand
101	LDA	FORMUL	LDA	I
102	ADD		ADD	J
103	ADD		ADD	K
104	STA		STA	N
201	DAT		I	DATA 2
202	DAT		J	DATA 3
203	DAT		K	DATA 4
204	DAT		N	DATA 0

(c) Symbolic program

Label	Operation	Operand
I	LDA	I
J	ADD	J
K	ADD	K
N	STA	N

(d) Assembly program

(Sta06 Fig 10.11)

Luento 7 - 4

Millaisia käskyjä tarvitaan?

Sta06 Table 10.3

- Sirto muistista rekisteriin / rekisteristä muistoon**
 - LOAD, STORE, MOVE, PUSH, POP, ...
- I/O-laitteen ohjaus**
 - Kuten ylä (muistiinkuvattu I/O)
 - Omat I/O-ohjaukskynät (ei muistiinkuvattu I/O)
- Aritmeettiset ja loogiset operaatot**
 - ADD, MUL, CLR, SET, COMP, AND, SHR, NOP, ...
- Esiytapamuunnokset**
 - TRANS, CONV, 16bTo32b, IntToFloat, ...
- Käskyjen suoritusjärjestyskynät**
 - JUMP, BRANCH, JEQU, CALL, EXIT, HALT, ...
- Palvelupyyntö**
 - SVC, INT, IRET, SYSENTER, SYSEXIT, ...
- Etuolkeututut käskyt**
 - DIS, IEN, flush cache, invalidate TLB, ...

Luento 7 - 5

Miltä operaatioissa tapahtuu?

Sta06 Table 10.4

Data Transfer	Transfer data from one location to another If memory is involved: Determine memory address Perform virtual-to-actual-memory address transformation Check cache Initiate memory read/write
Arithmetic	May involve data transfer, before and/or after
Logical	Perform function in ALU
Conversion	Set condition codes and flags
Transfer of Control	Same as arithmetic
I/O	Similar to arithmetic and logical. May involve special logic to perform conversion
	Update program counter. For subroutine call/return, manage parameter passing and linkage
	Issue command to I/O module
	If memory-mapped I/O, determine memory-mapped address

Luento 7 - 6

Millaista dataa käsitellään?

- Kokonaislukuja, liukulukuja totuusarvoja
- Merkkejä, merkkijonoja
 - IRA (aka ASCII), EBCDIC
- Vektoreita, taulukolta
 - N kpl alkioita pötkössä
- Muistiosoitteita

Operation Mnemonic	Name	Number of Bits Transferred
L	Load	32
LH	Load Halfword	16
LR	Load	32
LER	Load (Short)	32
LE	Load (Short)	32
LDR	Load (Long)	64
LD	Load (Long)	64
ST	Store	32
STH	Store Halfword	16
SIC	Store Character	8
STE	Store (Short)	32
STD	Store (Long)	64

(Sta06 Table 10.5)

IBM S/390

Tietokoneen rakenne / 2007 / Liisa Marttinen

11/21/2007

Luento 7 - 7

Käskyformaatti

- Paljonko kullekin käskyn osalle bittejä?
 - Montako erilaista käskykoodia tarvitaan?
 - Montako operandia voi osoittaa yhdessä käkyssä?
 - Onko operandi rekisterissä vai muistissa?
 - Montako rekisteriä osoitettavissa?
- Vaklo- vs. valtelevanmittalset käsky?

Number of Addresses	Symbolic Representation	Interpretation
3	OP A, B, C	A → B OPC
2	OP A, B	A ← A OP B
1	OP A	AC ← AC OP A
0	OP	T ← (T - 1) OPT

AC = accumulator
A, B, C = memory or register locations
T = top of stack
(T - 1) = second element of stack

(Sta06 Table 10.1)

Tietokoneen rakenne / 2007 / Liisa Marttinen

11/21/2007

Luento 7 - 8

Montako rekisteriä?

- Vähintään 16-32 kpl
 - Työdata rekistereissä
- Rekisterijoukot omilta tarkoituksilinsa?
 - Esim. Kokonaisluvuille omansa ja liukuluvuille omansa, indeksinominaisille omansa ja datalle omansa
 - Ne voi molemmat numeroida alkaen 0:stä
 - Käskykoodi määrästä kumpaa käytettävä
- Enemmän rekistereltä kuin käsky voi viittata?
 - CPU huolehtii sisäisesti niiden allokoinnista
 - Rekisteri-ikkuna
 - Esim. Aliohjelman parametrit aina rekistereissä
 - Ohjelmoijan mielestä rekisterissä r8-r15, CPU sijoittaa rekisterijoukkoon välille 8-132 (palataan tähän myöhemmin)

Ks. Sta06 Appendix 10A

Tietokoneen rakenne / 2007 / Liisa Marttinen

11/21/2007

Luento 7 - 9

Käskyarkkitehtuureja

- Akkukone
 - Vain yksi rekisteri, implisiittinen osoittaminen
- Pinokone
 - Operandit pinossa, implisiittinen osoittaminen
 - PUSH, POP

Ks. Sta06 Appendix 10A
Esim. JVM
- Yleisrekisterikone
 - Vain yhdenkoon rekistereitä
 - Käskyssä 2 tai 3 operandia
- Load/Store arkkitehtuuri
 - Vain LOAD/STORE viittaavat muistiin
 - ALU-operaatioissa tav. 3 rekisteriä

LOAD R3, C
LOAD R2,B
ADD R1,R2,R3
STORE R1,A

Ks. Sta06 Appendix 10A

Tietokoneen rakenne / 2007 / Liisa Marttinen

11/21/2007

Luento 7 - 10

Tavujärjestys: Big vs. Little Endian

Kuinka usean tavun kokolnen luku talletetaan?

Sanaosoite (Word)				Tavuoositteet (Byte)			
0x1200:	0x1200	0x1201	0x1202	0x1203			

Big-Endian:
eniten merkitsevällä tavulla pienin osoite

Little-Endian:
vähiten merkitsevällä tavulla pienin osoite

0x00000044 = 0x44 0x00 0x00 0x00

0x1200 0x1201 0x1202 0x1203

0x11 0x22 0x33 0x44

0x44 0x33 0x22 0x11

STORE 0x11223344,0x1200 ???

Ks. Sta06 Appendix 10B

Tietokoneen rakenne / 2007 / Liisa Marttinen

11/21/2007

Luento 7 - 11

Big vs. Little Endian

- ALU käyttää vain jompakumpaa
 - Little-endian: x86, Pentium, VAX
 - Big-endian: IBM 370/390, Motorola 680x0 (Mac), useimmat RI SC-arkkitehtuurin koneet
 - Power-PC kelpuu taa kummankin
 - Bitti ohjausrekisterissä (MSR, machine status register)
 - Järjestys vaihdetaan tarvittaessa ALUa ennen/jälkeen
- Tavujärjestys huomioltava, kun tietoa siirretään koneesta tolseen
 - Internet käyttää big-endian muotoa
 - Pistoekirjastossa ruttiinit `htoi()` ja `itoah()` (Host to Internet & Internet to Host)

Ks. Sta06 Appendix 10B

Tietokoneen rakenne / 2007 / Liisa Marttinen

11/21/2007

Luento 7 - 12

Datan kohdentaminen (alignment)

- 16b data alkamaan parillisista (tavu)osoitteista **0010...10010**
- 32b data 4:lla jaollisista osoitteista **0010...10100**
- 64b data 8:lla jaollisista osoitteista **0010...11000**
- Kohdennettu data helpompaan käsitellä**
 - esim. 32b data ladattavissa yhdellä muistinoudolla (sanaosoite) **11 22 33 44**
- Kohdentamaton data ei tuota vällin "hukkatauvia"**
 - Esim. 32b kohdentamaton data tarvitsee kaksi muistinoutoa (sanaosoite) ja yhdistämisen

```
load r1, 0(r4)
shl r1, =16
load r2, 1(r4)
shr r2, =16
or r1, r2
```

11	22	33	44
33	44		

Tietokoneen rakenne / 2007 / Liisa Marttinen 11/21/2007 Luento 7 - 13

Tietokoneen rakenne

Muistin osoitustavat

Ch 11 [Sta06]

Tietokoneen rakenne / 2007 / Liisa Marttinen 11/21/2007 Luento 7 - 14

Missä käskyn operandit?

- Muistissa**
 - Ohjelman muuttujat, pino, keko
- Rekistereissä**
 - Käsittelyn aikana (nopeus)
- Käskyn osana**
 - Pienet vakiot
- Miten tuo kerrotaan CPU:lle?**
 - Bitit käskyformaattissa
 - Useita osoitusmuotoja

Tietokoneen rakenne / 2007 / Liisa Marttinen 11/21/2007 Luento 7 - 15

Tiedon osoitusmuodot

(Sta06 Fig 11.1)

Tietokoneen rakenne / 2007 / Liisa Marttinen 11/21/2007 Luento 7 - 16

Tiedon osoitusmuodot

Mode	Algorithm	Principal Advantage	Principal Disadvantage
Immediate	Operand = A	No memory reference	Limited operand magnitude
Direct	EA = A	Simple	Limited address space
Indirect	EA = (A)	Large address space	Multiple memory references
Register	Operand = (R)	No memory reference	Limited address space
Register indirect	EA = (R)	Large address space	Extra memory reference
Displacement	EA = A + (R)	Flexibility	Complexity
Stack	EA = top of stack	No memory reference	Limited applicability

EA = Effective Address
(A) = Muistipaikan A sisältö
(R) = Rekisterin R sisältö
Pinon päällimmäisen alkion osoite teilee oma rekisteri
Pinon päällimmäinen alkio (tai 2) omassa rekisterissä

(Sta06 Table 11.1)

Tietokoneen rakenne / 2007 / Liisa Marttinen 11/21/2007 Luento 7 - 17

Sirrymä (Displacement Address)

Effective address = (R1) + A Tehollinen muistiososite
rekisterin sisältö + käskyssä annettu vakio

Vakio usein pieni (8 b, 16 b?)

Käyttötapoja

- PC:n suhteinen viittaus **JUMP *+5**
- Base rekisterin suhteinen **CALL SP, Summation(BX)**
- Taulukon indeksointi **ADD F2,F2, Table(R5)**
- Tietueen kenttään viittaus **MUL F4,F6, Salary(R8)**
- Pinoon viittaaminen **STORE F2, -4(FP)**
(aktivointitietue)

Tietokoneen rakenne / 2007 / Liisa Marttinen 11/21/2007 Luento 7 - 18

Lisää tiedon osoitustapoja

- Autoincrement (before/after) $EA = (R), R \leftarrow (R) + S$
▫ Esim. `CurIndex=i++;` operandin koko
- Autodecrement (before/after) $R \leftarrow (R) - S, EA = (R)$
▫ Esim. `CurIndex=--i;`
- Autoincrement deferred $EA = \text{Mem}(R), R \leftarrow (R) + S$
▫ Esim. `Sum = Sum + (*ptrX++);`
- Autoscale $EA = A + (R_j) + (R_i) * S$
▫ Esim. Double X;
 $X=Tbl[i][j];$

Tietokoneen rakenne / 2007 / Liisa Marttinen 11/21/2007 Luento 7 - 19

Tietokoneen rakenne

Pentium

Tietokoneen rakenne / 2007 / Liisa Marttinen 11/21/2007 Luento 7 - 20

Pentium: Rekisterit

- Yleisrekisterit, 32-b
 - EAX, EBX, ECX, EDX työrekisterit
accu, base, count, data
 - ESI, EDI source & destination index
 - ESP, EBP stack pointer, base pointer
- Nämä loppuosa voi käyttää 16-bittislnä
 - AX, BX, CX, DX, SI, DI, SP, BP
- Työrekisteriden loppuosa 8-bittislnä
 - AH, AL, BH, BL, CH, CL, DH, DL
- Segmentrekisterit, 16b
 - CS, SS, DS, ES, FS, GS
§ code, stack, data, stack, extra data
- Käskynosoitin
 - EIP Extended Instruction Pointer
- Statusrekisteri
 - EFLAGS
§ overflow, sign, zero, parity, carry,...

General Registers	
EAX	AX
EBX	BX
ECX	CX
EDX	DX
ESP	SP
EBP	BP
ESI	SI
EDI	DI

Tietokoneen rakenne / 2007 / Liisa Marttinen 11/21/2007 Luento 7 - 21

Pentium: Datatyypit

Pentium Data Type	Description
General	Byte, word (16 bits), doubleword (32 bits), and quadword (64 bits) locations with arbitrary binary contents.
Integer	A signed binary value contained in a byte, word, or doubleword, using two complement representation.
Ordinal	An unsigned integer contained in a byte, word, or doubleword.
Unpacked binary coded decimal (BCD)	A representation of a BCD digit in the range 0 through 9, with one digit in each byte.
Packed BCD	Packed byte representation of two BCD digits; value in the range 0 to 99.
Near pointer	A 32-bit effective address that represents the offset within a segment. Used for all pointers in a nonsegmented memory and for references within a segment in a segmented memory.
Bit field	A contiguous sequence of bits in which the position of each bit is considered as an independent unit. A bit string can begin at any bit position of any byte and can contain up to $2^{32} - 1$ bits.
Byte string	A contiguous sequence of bytes, words, or doublewords, containing form zero to $2^{32} - 1$ bytes.
Floating point	Single / Double / Extended precision

(Sta06 Table 10.2)

Ei kohdennettu
Little Endian

Tietokoneen rakenne / 2007 / Liisa Marttinen 11/21/2007 Luento 7 - 22

Pentium: Operaatiot (tässä valm osa)

ENTER LEAVE BOUND	Creates a stack frame that can be used to implement the rules of a block-structured high-level language. Reverses the action of the previous ENTER. Check array bounds. Verifies that the value in operand 1 is within lower and upper limits.	Datasilrot, aritmetiikka, surrekkyyt, merkkijonot, jne
Segment Register		
LDS HLT LOCK ESC WAIT	Load pointers into D segment register. Halt. Asserts a hold on shared memory so that the Pentium has exclusive use of it during the instruction that immediately follows the LOCK. Processor extension escape. An escape code that indicates the succeeding instructions are to be executed by a numeric coprocessor that supports high-precision integer and floating-point calculations. Wait until BUSY is negated. Suspends Pentium program execution until the processor detects that the BUSY pin is inactive, indicating that the numeric coprocessor has finished execution.	Protection SGDT LSL VERR/VERW INVD WBINVD INVLPG
Cache Management		
Creates a stack frame that can be used to implement the rules of a block-structured high-level language. Reverses the action of the previous ENTER. Check array bounds. Verifies that the value in operand 1 is within lower and upper limits.		

(Sta06 Table 10.8)


Tietokoneen rakenne / 2007 / Liisa Marttinen 11/21/2007 Luento 7 - 23

Pentium: MMX Operaatiot (tässä valm osa)

Category	Instruction	Description
Arithmetic	PADD [B, W, D]	Parallel add of packed eight bytes, four 16-bit words, or two 32-bit doublewords, with wraparound.
	PADDS [B, W]	Add with saturation.
	PADDUS [B, W]	Add unsigned with saturation.
	PSUB [B, W, D]	Subtract with wraparound.
	PSUBS [B, W]	Subtract with saturation.
	PSUBUS [B, W]	Subtract unsigned with saturation.
	PMULHW	Parallel multiply of four signed 16-bit words, with high-order 16 bits of 32-bit result chosen.
	PMULLW	Parallel multiply of four signed 16-bit words, with low-order 16 bits of 32-bit result chosen.
Conversion	PMADDWD	Parallel multiply of four signed 16-bit words; add together adjacent pairs of 32-bit results.
	PACKUSWB	Pack words into bytes with unsigned saturation.
	PACKSS [WB, DW]	Pack words into bytes, or doublewords into words, with signed saturation.
	PUNPCKH [BW, WD, DQ]	Parallel unpack (interleaved merge) high-order bytes, words, or doublewords from MMX register.
	PUNPCKL [BW, WD, DQ]	Parallel unpack (interleaved merge) low-order bytes, words, or doublewords from MMX register.

(Sta06 Table 10.11)


Tietokoneen rakenne / 2007 / Liisa Marttinen 11/21/2007 Luento 7 - 24



Tietokoneen rakenne / 2007 / Liisa Marttinen

11/21/2007


Luento 7 - 25



Tietokoneen rakenne / 2007 / Liisa Marttinen

11/21/2007


Luento 7 - 26



Tietokoneen rakenne / 2007 / Liisa Marttinen

11/21/2007


Luento 7 - 27



Tietokoneen rakenne / 2007 / Liisa Marttinen

11/21/2007


Luento 7 - 28



Tietokoneen rakenne / 2007 / Liisa Marttinen

11/21/2007

Luento 7 - 29



Tietokoneen rakenne / 2007 / Liisa Marttinen

11/21/2007

Luento 7 - 30

Pentium: Käskyformaatti

(Sta06 Fig 11.8)

- Displacement (optional)
 - Tarvitaan eräissä osoitustavoissa
 - 0, 1, 2 tai 4 tavua
- Immediate (optional)
 - Tarvitaan eräissä osoitustavoissa
 - 0, 1, 2 tai 4 tavua

Tietokoneen rakenne / 2007 / Liisa Marttinen 11/21/2007 Luento 7 - 31

Tietokoneen rakenne

PowerPC

Tietokoneen rakenne / 2007 / Liisa Marttinen 11/21/2007 Luento 7 - 32

PowerPC: Käskykanta

RISC

- Reduced Instruction Set Computer

Kilteä käskynpituus (32b), vähän formaatteja

- Käskyissä tavallisesti 3 operandia

Minimijoukko erillaisla käskyjä

- Helpompi laitteistototeutus, nopeampi suorittaa
- Pitemmät ohjelmat?

Vain 2 muistilinosolitusmuotoa

- Load/Store-arkkitehtuuri

32 yleisrekisteriä

- Kilteä datan koko (32/64)

Ei esim. merkkijono-operaatioita

- Kirjastoina

Tietokoneen rakenne / 2007 / Liisa Marttinen 11/21/2007 Luento 7 - 33

PowerPC: Osoitustavat

Mode	Algorithm	
Load/Store Addressing		
Indirect	EA = (BR) + D	EA = effective address
Indirect Indexed	EA = (BR) + (IR)	(X) = contents of X
Branch Addressing		
Absolute	EA = I	BR = base register
Relative	EA = (PC) + I	IR = index register
Indirect	EA = (L/CR)	L/CR = link or count register
Fixed-Point Computation		
Register	EA = GPR	GPR = general-purpose register
Immediate	Operand = I	FPR = floating-point register
Floating-Point Computation		
Register	EA = FPR	D = displacement
		I = immediate value
		PC = program counter

(Sta06 Table 11.3)

Tietokoneen rakenne / 2007 / Liisa Marttinen 11/21/2007 Luento 7 - 34

PowerPC: Käskyformaatti

XO=Opcode extension, R=Record condition in CRI, O=Record overflow in XER
S = Part of Shift Amount field, *=>64 bitin arkkitehtuurissa

← 6 bits	← 5 bits	← 5 bits	→ 16 bits
Ld/St Indirect	Dest Register	Base Register	Displacement
Ld/St Indirect	Dest Register	Base Register	Index Register Size, Sign, Update /
Ld/St Indirect	Dest Register	Base Register	Displacement XO S R *

(c) Load/store instructions

Arithmetic	Dest Register	Src Register	Src Register	O	Add, Sub, etc.	R
Add, Sub, etc.	Dest Register	Src Register		Signed Immediate Value		
Logical	Src Register	Dest Register	Src Register	ADD, OR, XOR, etc.	R	
AND, OR, etc.	Src Register	Dest Register		Unsigned Immediate Value		
Rotate	Src Register	Dest Register	Shift Am	Mask Begin	Mask End	R
Rotate or Shift	Src Register	Dest Register	Src Register	Shift Type or Mask	R	
Rotate	Src Register	Dest Register	Shift Am	Mask	XO	S R *
Rotate	Src Register	Dest Register	Src Register	Mask	XO	R *
Shift	Src Register	Dest Register		Shift Type or Mask	S R *	

(d) Integer arithmetic, logical, and shift/rotate instructions

Flt sgl/dbl	Dest Register	Src Register	Src Register	Src Register	Add, OR, XOR, etc.	R
-------------	---------------	--------------	--------------	--------------	--------------------	---

(e) Floating-point arithmetic instructions

(Sta06 Fig 11.9)

Tietokoneen rakenne / 2007 / Liisa Marttinen 11/21/2007 Luento 7 - 35

PowerPC: Käskyformaatti

Yksinkertaiset hyppykäskyt

- CR: mitä CR-rekisterin bittejä tutkitaan
- L (Link): onko kyseessä aliohjelmaan siirtyminen (Aktivointitietue kuntoon!)
- A (Absolute): onko annettu hypyn kohdeosoite, vai onko hyppy suhteellinen PC:n suhteen

Branch	Long Immediate			A L
Br Conditional	Options	CR Bit	Branch Displacement	A L
Br Conditional	Options	CR Bit	Indirect through Link or Count Register	L

(a) Branch instructions

CR	Dest Bit	Source Bit	Source Bit	Add, OR, XOR, etc.	/
----	----------	------------	------------	--------------------	---

(b) Condition register logical instructions

(Sta06 Fig 11.9)

Tietokoneen rakenne / 2007 / Liisa Marttinen 11/21/2007 Luento 7 - 36

