

Tietokoneen rakenne

Luento 9

## Suoritinesimerkit

Ch 12.5-6 [Sta06]

- Pentium/PowerPC

## RISC-arkkitehtuuri

Ch 13 [Sta06]

- Käskyanalyysia
- RISC vs. CISC
- Rekisterien käytöstä

The diagram illustrates a RISC instruction set architecture. It features a grid of 16 rows and 8 columns. Each cell contains a letter representing an instruction: I (Instruction), E (Execution), D (Data), and X (No Operation). The columns are labeled with assembly-like mnemonics: Load, Load, NOOP, Add, Store, Branch, and NOOP. The first column has 'rA - M' above it, the second 'rB - M', the third 'rC - rA + rB', and the fourth 'M - rC'. The fifth column has 'X' above it. The grid shows various execution patterns, such as multiple loads in the first two columns, additions in the third, and stores in the fourth.

Tietokoneen rakenne / 2007 / Liisa Marttinen

28.11.2007

Luento 9 - 1

Tietokoneen rakenne

## Pentium

Tietokoneen rakenne / 2007 / Liisa Marttinen

28.11.2007

Luento 9 - 2

## Pentium: Rekisterit

(a) Integer Unit			
Type	Number	Length (bits)	Purpose
General	8	32	General-purpose user registers EAX, EBX, ECX, EDX, ESP, EBP, ESI, EDI
Segment	6	16	Contain segment selectors CS, SS, DS, ES, FS, GS
Flags	1	32	Status and control bits EFLAGS
Instruction Pointer	1	32	Instruction pointer EIP

(b) Floating-Point Unit			
Type	Number	Length (bits)	Purpose
Numeric	8	80	Hold floating-point numbers
Control	1	16	Control bits
Status	1	16	Status bits
Tag Word	1	16	Specifies contents of numeric registers
Instruction Pointer	1	48	Points to instruction interrupted by exception selector, offset
Data Pointer	1	48	Points to operand interrupted by exception

(Sta06 Table 12.2)

Tietokoneen rakenne / 2007 / Liisa Marttinen      28.11.2007      Luento 9 - 3

## Pentium: FP / MMX Registers

- Aliasing
- FP rekistereitä käytetään pinona
- MMX multimedialäskyt käyttävät samoja, mutta viittaavat suoraan nimillä
- Tag kertoo kummasta kyse
- MMX-käytössä bitit 64-79 ykkösia **g** NaN

Floating-Point Tag  
00  
00  
00  
00  
00  
00  
00  
00

Floating-Point Registers  
79 63 0  
FP0 FP1 FP2 FP3 FP4 FP5 FP6 FP7

MM Registers  
63 0  
MM0 MM1 MM2 MM3 MM4 MM5 MM6 MM7

(Sta06 Fig 12.22)

Tietokoneen rakenne / 2007 / Liisa Marttinen      28.11.2007      Luento 9 - 4

## Pentium: EFLAGS Register

The diagram shows the layout of the EFLAGS register (bits 31-0) with labels for each bit field:

31	/21				16 /15		0									
	I	V	V	A	R	N	IO	O	D	I	T	S	Z	A	P	C
	D	I	I	C	M	T	PL	F	F	F	F	F	F	F	F	F
	D	P	F	M	F	T	PL	F	F	F	F	F	F	F	F	F

Bit definitions:

- ID = Identification flag
- VIP = Virtual interrupt pending
- VIF = Virtual interrupt flag
- AC = Alignment check
- VM = Virtual 8086 mode
- RF = Resume flag
- NT = Nested task flag
- IOPL = I/O privilege level
- OF = Overflow flag
- DF = Direction flag
- IF = Interrupt enable flag
- TF = Trap flag
- SF = Sign flag
- ZF = Zero flag
- AF = Auxiliary carry flag
- PF = Parity flag
- CF = Carry flag

(Sta06 Fig 12.20)

## Pentium: Control Registers

The diagram shows the layout of the Control Registers (CR0-CR4) with labels for each bit field:

31	/7 /6 /5 /4 /3 /2 /1 /0							
CR4	P P M P P D T P V C E G C A S E D E S D I M E							
CR3	Page Directory Base P P C D							
CR2	Page Fault Linear Address							
CR1								
CR0	P G D C N W	A M	W P		N E T S M P E			
	31 30 29	18	16	5 4 3 2 1 0				

Bit definitions:

- PCE = Performance Counter Enable
- PGE = Page Global Enable
- MCE = Machine Check Enable
- PAE = Physical Address Extension
- PSE = Page Size Extensions
- DE = Debug Extensions
- TSD = Time Stamp Disable
- PVI = Protected Mode Virtual Interrupt
- VME = Virtual 8086 Mode Extensions
- PCD = Page-level Cache Disable
- PWT = Page-level Writes Transparent
- PG = Paging
- CD = Cache Disable
- NW = Not Write Through
- AM = Alignment Mask
- WP = Write Protect
- NE = Numeric Error
- ET = Extension Type
- TS = Task Switched
- EM = Emulation
- MP = Monitor Coprocessor
- PE = Protection Enable

(Sta06 Fig 12.21)

 **Pentium: Keskeytykset** Sta06 Table 12.3



<ul style="list-style-type: none"> <li>■ <b>Keskeytyskäsittelyjään siirtyminen (atominen laitetoiminto)</b></li> <li>■ Jos ei jo etuoikeutetussa tilassa</li> </ul>	<ul style="list-style-type: none"> <li>PUSH(SS) pinosegmentin valitsin pinoon</li> <li>PUSH(ESP) pino-osoitin</li> <li>PUSH(EFLAGS) tilarekisteri <span style="border: 1px solid black; padding: 2px; float: right;">vrt. aliohjelmakutsu</span></li> <li>EFLAGS.I OPL • 00 etuoikeutettu tila</li> <li>EFLAGS.IF • 0 keskeytyksen esto</li> <li>EFLAGS.TP • 0 poikkeusten esto</li> <li>PUSH(CS) koodisegmentin valitsin</li> <li>PUSH(EIP) käskyosoitin</li> <li>PUSH(error code) vain tarvittaessa</li> <li>numero • keskeytysohjaimelta / INT-käskystä / tutki tilarekisteri</li> <li>CS • keskeytysvektori[numero].CS <span style="border: 1px solid black; padding: 2px; float: right;">Osoitemuunnos nyt uudella tavalla</span></li> <li>EIP • keskeytysvektori[numero].EIP</li> </ul>
<ul style="list-style-type: none"> <li>■ <b>Paluu</b></li> <li>■ Etuoikeutettu I RET-käsky (interrupt return)</li> <li>■ Palauta pinosta kaikki entiselleen</li> </ul>	

Tietokoneen rakenne / 2007 / Liisa Marttinen      28.11.2007      Luento 9 - 7

 **Tietokoneen rakenne**

# PowerPC

Tietokoneen rakenne / 2007 / Liisa Marttinen      28.11.2007      Luento 9 - 8



## PowerPC: Rekisterit (control & status)

- Machine State Register, MSR, 64 b Sta06 Tbl 12.7
  - 48: ulkoiset keskeytykset estetty/ei
  - 49: etuoikeutettu/käyttäjätila
  - 53: jokaisen käskyn jälkeen KJ:hin/ei
  - 54: hyppykäskyn jälkeen KJ:hin/ei } Tracing
  - 52&55: milloin liukuluvun käsittelystä poikkeus
  - 59: MMU:n osoitemuunnos ON/OFF
  - 63: big/little endian
- Save/Restore Registers: SRR0 ja SRR1
  - Käytetään keskeytyskäsittelyn yhteydessä
    - § Talletuspaikka PC'lle ja MSR'lle

Tietokoneen rakenne / 2007 / Liisa Marttinen      28.11.2007      Luento 9 - 11


## PowerPC: Keskeytykset

- CPU:n sisäiset vs. ulkoiset Sta06 Tbl 12.6
- Keskeytyskäsittelijään siirtyminen (laitetoiminto)
  - SRR0 • PC
  - SRR1 • MSR + tyyppiin sidottua tietoa
  - MSR • keskeytystyyppin mukaan määrätyvä tieto
    - § E tuoikeutettu ON, keskeytykset OFF, osoitemuunnos OFF
    - § Muut bitit määrätyvät keskeytyksen perusteella
  - PC • Keskeytyskäsittelijän osoite
    - § Nouda keskeytysvektorista keskeytyksen "numerolla"
    - § Bitti 57: mahdollisuus määritellä kaksi vektoria
- Paluu
  - E tuoikeutettu rfi-käsky (return from interrupt)
  - MSR • "reset" ja kopioi SRR1:stä
  - PC • SRRO

Tietokoneen rakenne / 2007 / Liisa Marttinen      28.11.2007      Luento 9 - 12

 Tietokoneen rakenne Luento 9

# RISC-arkkitehtuuri



Ch 13 [Sta06]

- Käskyanalyysia
- RISC vs. CISC
- Rekisterien käytöstä

Tietokoneen rakenne / 2007 / Liisa Marttinen 28.11.2007 Luento 9 - 13

## Laitteistotason virstanpylväitä

Atlas	n	Virtuaalimuisti, 1962	Tom Kilburn
		„ Helpompi muistinhallinta	
Atlas	n	Liukuhihna, 1962	Tom Kilburn
IBM S/360, DEC PDP-8	n	Arkkitehtuuriperhe, 1964	Gene Amdahl
		„ Samaa käskykantaa noudattavia koneita	
IBM S/360	n	Mikro-ohjelmoltu kontrolli, 1964	Maurice Wilkes
		„ Käskykantaa helpompi kehittää	
Univac	n	Moniprosessorijärjestelmä, 1964	J.P. Eckert, John Mauchly
		„ test_and_set käsky tarpeen	
IBM S/360	n	Välimuisti, 1965	Maurice Wilkes
		„ Huikea suorituskykyparannus	
IBM	n	RISC-arkkitehtuuri, 1980	John Cocke, 1974 J.L. Hennessy & D.A. Patterson
		„ Yksinkertainen käskykanta	
IBM, Intel	n	Superscalar CPU, 1989	John Cocke, 1965 IBM Intel
		„ Useita käskyjä valmiiksi per sykli	
Intel	n	Hyperthreading CPU, 2001	CDC, 1964 Intel
		„ Usea rekisterijoukko ja virtuaalisuoritin lastulla	
Intel, Sony-Toshiba-IBM	n	Multicore CPU, 2005	Intel IBM
		„ Usea täydellinen suoritin lastulla	

## “Perinteiset” koneet

- Kantavia ideoita
  - Kutista lausekielen ja konekielen semanttista kuilua
    - § Lausekielen ilmaisuvuoma kehittynt
  - Kääntämisen helppous
    - § Lausekielen rakenteilla vastineet konekielessä
    - § Käskykanta valikoitu usein tietty lausekieli mielessä
  - Paljon erilaisia käskyjä moniin tarkoituksiin
  - Paljon erilaisia datatyypejä
  - Paljon erilaisia osoitusmuotoja
  - Tee asiat laitetoimintoina, ei ohjelmallisesti
    - § Vähemmän konekielisiä käskyjä suoritettavana
    - § Monimutkaisten operaatioiden suorittaminen tehokasta

= CISC (Complex Instruction Set Computer)

## Mitä operaatioita / operanduja?

- Vuosi 1982, kohde: VAX, PDP-11, Motorola 68000
- Dynaaminen, suoritusaikainen tarkastelu

	Dynamic Occurrence		Machine-Instruction Weighted		Memory-Reference Weighted	
	Pascal	C	Pascal	C	Pascal	C
ASSIGN	45%	38%	13%	13%	14%	15%
LOOP	5%	3%	42%	32%	33%	26%
CALL	15%	12%	31%	33%	44%	45%
IF	29%	43%	11%	21%	7%	13%
GOTO	—	3%	—	—	—	—
OTHER	6%	1%	3%	1%	2%	1%

Weighted Relative Dynamic Frequency of HLL Operations [PATT82a]

	Pascal	C	Average
Integer Constant	16%	23%	20%
Scalar Variable	58%	53%	55%
Array/Structure	26%	24%	25%

(Sta06 Table 13.2, 13.3)

80% viittauksista  
 aliohjelmien paikallisiin

## Aliohjelmakutsut?

- Aliohjelmakutsuja paljon
- Kutsussa harvoin monta parametria
- Kutsut harvoin sisäkkäisiä

(Sta06 Table 13.4)

Percentage of Executed Procedure Calls With	Compiler, Interpreter, and Typesetter	Small Nonnumeric Programs
>3 arguments	0–7%	0–5%
>5 arguments	0–3%	0%
>8 words of arguments and local scalars	1–20%	0–6%
>12 words of arguments and local scalars	1–6%	0–3%

Procedure Arguments and Local Scalar Variables

- Em. tietojen hyödyntäminen?

98% alle 6 parametria  
92% alle 6 paikallista muuttujaa

Tietokoneen rakenne / 2007 / Liisa Marttinen      28.11.2007      Luento 9 - 17

## Huomioita

- Pääosa operandeista yksinkertaisia
- Hyppykäskyjä runsaasti
- Kääntäjätökseen eivät aina hyödynnä tarjolla olevia monipuolisia konekäskyjä
  - Käyttävät vain osaa käskykannan käskyistä
- Johtopäätökset?

**Occamin partaveitsi (Occam's razor)**

*"Entia non sunt multiplicanda praeter necessitatem"*  
("Entities should not be multiplied more than necessary")

William Of Occam (1300-1349)  
English monk, philosopher

*"It is vain to do with more that which can be done with less"*

Tietokoneen rakenne / 2007 / Liisa Marttinen      28.11.2007      Luento 9 - 18

## Optimointia

- Optimoi asioita, joissa kuluu eniten aikaa
  - Aliohjelmakutsut, silmukat, muistiinviittaukset, ...
- Esimerkki huonosta optimoinnista
  - Tuplaa liukulukuaritmetiikan nopeus
  - 10% käskyissä liukulukuaritmetiikkaa

$$\text{ExTime}_{\text{new}} = \text{ExTime}_{\text{old}} * (0.9 * 1.0 + 0.1 * 0.5)$$

$$= 0.95 \times \text{ExTime}_{\text{old}}$$

$$\text{Speedup} = \text{ExTime}_{\text{old}} / \text{ExTime}_{\text{new}} = 1 / 0.95 = 1.053 \ll 2$$

**Amdahlin laki**

*Speedup due to an enhancement is proportional to the fraction of the time (in the original system) that the enhancement can be used.*



Tietokoneen rakenne / 2007 / Liisa Marttinen      28.11.2007      Luento 9 - 19

## Optimointia

- Optimoi suoritusnopeutta, älä käänämisen helppoutta / suoraviivaisuutta
  - Kääntäjät erinomaisia, koneet tehokkaita
    - § Osaavat ja ehtivät optimoida
  - Tee yleisimmät tehtävät laitetoimintoina, tehokkaasti
    - § Esim. 1-ulotteiseen taulukkoon viittaus
  - Tee loput ohjelmallisesti
    - § Esim. merkkijonon muunnos
    - § Tarjoa valmiit kirjastorutiinit

⌚ RISC arkkitehtuuri (Reduced Instruction Set Computer)

Tietokoneen rakenne / 2007 / Liisa Marttinen      28.11.2007      Luento 9 - 20


## RISC arkkitehtuuri

- Paljon rekistereitä (väh. 32)
  - Kääntäjät optimoimaan rekistereiden käyttöä
- LOAD / STORE arkkitehtuuri
  - Vain LOAD ja STORE viittaavat muistiin
- Vain vähän ja yksinkertaisia käskyjä
- Yksinkertainen vakiopitoinen käskyformaatti (32b)
  - Käskyjen nouto ja dekoodaus helppoa
- Vain vähän ja yksinkertaisia osoitusmuotoja
  - Ei epäsuoraa osoitusta
  - Nopea operandin osoitelaskenta
- Vähän erilaisia operandeja
  - § 32 b:n kokonaisluvut, liukuluvut
- Kullakin syklillä valmistuu yksi tai useampi käsky

Tietokoneen rakenne / 2007 / Liisa Marttinen      28.11.2007      Luento 9 - 21

## RISC arkkitehtuuri

- CPU helpompi implementoida
  - Liukuhihnaa helpompi hallita ja optimoida
  - Langoitettu toteutus (hardwired)
- Pienempi piirin koko
  - Enemmän per lastu
  - Pienempi hukka%
- Halvemmat kustannukset
- Nopeammin markkinoille



25% yield (OK)  
75% hukkaan      55% yield (OK)  
45% hukkaan

Tietokoneen rakenne / 2007 / Liisa Marttinen      28.11.2007      Luento 9 - 22



## RISC vs. CISC

	Complex Instruction Set (CISC) Computer			Reduced Instruction Set (RISC) Computer		Superscalar		
Characteristic	IBM 370/168	VAX 11/780	Intel 80486	SPARC	MIPS R4000	PowerPC	Ultra SPARC	MIPS R10000
Year developed	1973	1978	1989	1987	1991	1993	1996	1996
Number of instructions	208	303	235	69	94	225		
Instruction size (bytes)	2–6	2–57	1–11	4	4	4	4	4
Addressing modes	4	22	11	1	1	2	1	1
Number of general-purpose registers	16	16	8	40 - 520	32	32	40 - 520	32
Control memory size (Kbits)	420	480	246	—	—	—	—	—
Cache size (KBytes)	64	64	8	32	128	16-32	32	64

Characteristics of Some CISCs, RISCs, and Superscalar Processors

(Sta06 Table 13.1)

Tietokoneen rakenne / 2007 / Liisa Marttinen

28.11.2007

Luento 9 - 23



## RISC vs. CISC

Processor	Number of instruction sizes	Max instruction size in bytes	Number of addressing modes	Indirect addressing	Load/store combined with arithmetic	Max number of memory operands	Unaligned addressing allowed	Max Number of MMU uses	Number of bits for integer register specifier	Number of bits for FP register specifier
AMD29000	1	4	1	no	no	1	no	1	8	3 <sup>a</sup>
MIPS R2000	1	4	1	no	no	1	no	1	5	4
SPARC	1	4	2	no	no	1	no	1	5	4
MC88000	1	4	3	no	no	1	no	1	5	4
HP PA	1	4	10 <sup>a</sup>	no	no	1	no	1	5	4
IBM RT/PC	2 <sup>a</sup>	4	1	no	no	1	no	1	4 <sup>a</sup>	3 <sup>a</sup>
IBM RS/6000	1	4	4	no	no	1	yes	1	5	5
Intel i860	1	4	4	no	no	1	no	1	5	4
IBM 3090	4	8	2 <sup>b</sup>	no <sup>b</sup>	yes	2	yes	4	4	2
Intel 80486	12	12	15	no <sup>b</sup>	yes	2	yes	4	3	3
NSC 32016	21	21	23	yes	yes	2	yes	4	3	3
MC68040	11	22	44	yes	yes	2	yes	8	4	3
VAX	56	56	22	yes	yes	6	yes	24	4	0
Clipper	4 <sup>a</sup>	8 <sup>a</sup>	9 <sup>a</sup>	no	no	1	0	2	4 <sup>a</sup>	3 <sup>a</sup>
Intel 80960	2 <sup>a</sup>	8 <sup>a</sup>	9 <sup>a</sup>	no	no	1	yes <sup>a</sup>	—	5	3 <sup>a</sup>

a RISC that does not conform to this characteristic.  
b CISC that does not conform to this characteristic.

(Sta06 Table 13.7)

Tietokoneen rakenne / 2007 / Liisa Marttinen

28.11.2007


Luento 9 - 24

## Tietokoneen rakenne

### Rekistereiden käytöstä

## Rekisterijoukko

- Enemmän rekistereitä kuin käskyssä voi viitata
  - Esim. SPARCissa rekisterinrolle 5 b ŷ suurin nro 32, mutta CPU:ssa 40-540 rekisteriä
- Kerralla käytössä vain osa rekistereistä, ikkuna
  - Ikkunaan viitataan esim. rekisterinumerolla r0-r31
  - CPU kuvaa ne tod. rekisterinumeroksi, esim. r0-r539



(Sta06 Fig 13.3)

## Rekisteri-ikkuna

- Aliohjelmakutsu käyttää pinon sijasta rekistereitä
  - Kutsussa kiinteä määrä rekistereitä parametreille sekä paikallisille muuttujille
  - Varaukset limittäin siten, että parametrit käytettävissä sekä kutsuvassa että kutsutussa osassa

(Sta06 Fig 13.1)

Tietokoneen rakenne / 2007 / Liisa Marttinen

28.11.2007

Luento 9 - 27

## Rekisteri-ikkuna

- Jos sisäkkäisiä kutsuja paljon
  - Rekisterijoukko voi loppua kesken
  - Talleta vanhin muistiin, lataa takaisin, kun paluu häämöttää
  - Kutsuketju harvoin pitkä, talletus/palautus harvoin
- **Globaalit muuttujat?**
  - Muistissa tai oma rekisteri-ikkuna
- **SPARC**
  - r0-r7 globaaleille todelliset rekisterit
  - r8-r15 parametrit (kutsutussa)
  - r16-r23 lokaalit muuttujat
  - r24-r31 parametrit (kutsujassa)

(Sta06 Fig 13.2)

Tietokoneen rakenne / 2007 / Liisa Marttinen

28.11.2007

Luento 9 - 28

## Rekisterijoukko vs. Välimuisti


(Sta06 Table 13.5)

Large Register File	Cache
All local scalars	Recently-used local scalars
Individual variables	Blocks of memory
Compiler-assigned global variables	Recently-used global variables
Save/Restore based on procedure nesting depth	Save/Restore based on cache replacement algorithm
Register addressing	Memory addressing

- Kääntäjän vaikea päätellä etukäteen mitkä globaalit muuttujat pitäisi sijoittaa rekistereihin
- Välimuisti ratkaisee sen dynaamisesti
  - Eniten viitattut pysyvät välimuistissa

## Kääntäjä: Rekistereiden allokointi

- **Verkon värittäminen**
  - Etsi pienin värimäärä s.e. verkon kahdella vierekkäisellä solulla ei ole sama väri!
- = **Ärsyttävä vaikea ongelma (NP-täydellinen)**
- **Analysoi koodia, ja muodosta verkko symbolisten rekistereiden käytöstä**
  - Symbolinen rekisteri ~ mikä tahansa, mikä voisi olla rekisterissä
  - Yhdistä samaan aikaan käytössä olevat symboliset rekisterit
- **Allkoksi sitten oikeat rekisterit**
  - Jos kahta symbolista rekisteriä ei käytetä samanaikaisesti (ne eivät ole vierekkäisiä verkossa), niille voi allkoida saman todellisen rekisterin
  - Jos rekistereitä ei vapaana, käytä muistia



Laskennan teoria -kurssin asioita

## Kääntäjä: Rekistereiden allokointi

- u solmu = symbolinen rekisteri
- u särmä = symbolisten rekistereiden yhtäaikainen käyttö
- u n väriä = n rekisteriä

(a) Time sequence of active use of registers

(b) Register interference graph

(Sta06 Fig 13.4)

Tietokoneen rakenne / 2007 / Liisa Marttinen      28.11.2007      Luento 9 - 31

## RISC-liukuhihna

13

I	E	D				
	I	E	D			
		I	E			
			I	E	D	
				I	E	
					I	E

(a) Sequential execution

10

I	E	D				
I		E	D			
	I		E	D		
		I	E	D		
			I	E	D	
				I	E	
					I	E

(b) Two-stage pipelined timing

8

I	E	D				
I	E	D				
	I	E				
		I	E	D		
			I	E		
				I	E	
					I	E

(c) Three-stage pipelined timing

Two port MEM  
(split cache enough?)

11

I	E <sub>1</sub>	E <sub>2</sub>	D			
I	E <sub>1</sub>	E <sub>2</sub>	D			
	I	E <sub>1</sub>	E <sub>2</sub>			
		I	E <sub>1</sub>	E <sub>2</sub>		
			I	E <sub>1</sub>	E <sub>2</sub>	
				I	E <sub>1</sub>	E <sub>2</sub>
					I	E <sub>1</sub> <sub>E<sub>2</sub></sub>

(d) Four-stage pipelined timing

Clock cycle?

(Sta06 Fig 13.6)

Tietokoneen rakenne / 2007 / Liisa Marttinen      28.11.2007      Luento 9 - 32

## RISC-liukuhihna, Delayed Branch

	1	2	3	4	5	6	7	8
100 LOAD X, rA	I	E	D					
101 ADD 1, rA		I		E				
102 JUMP 105				I	E			
103 ADD rA, rB					I			
105 STORE rA, Z						I	E	D

Traditional

	1	2	3	4	5	6	7	8
100 LOAD X, rA	I	E	D					
101 ADD 1, rA		I	E					
102 JUMP 106			I	E				
103 NOOP				I	E			
106 STORE rA, Z					I	E	D	

RISC with inserted NOOP

	1	2	3	4	5	6	7	8
100 LOAD X, Ar	I	E	D					
101 JUMP 105		I	E					
102 ADD 1, rA			I	E				
105 STORE rA, Z				I	E	D		

RISC with reversed instructions  
(Sta06 Fig 13.7)

Two port MEM

Tietokoneen rakenne / 2007 / Liisa Marttinen      28.11.2007      Luento 9 - 33

## RISC & CISC United?

- Pentium, CISC
  - Laitetoiminto kääntää 1 – 11 tavun pituisen CISC-käskyn yhdeksi tai useammaksi 118 bittiseksi mikro-operaatioksi (L1 tason käskyvälimuistiin)
  - Alemmat tasot kuten RISC
  - Paljon työrekistereitä: laitteisto ottaa käyttöön Käännös joka käskyn suorituskerralla
- Crusoe (Transmeta)
  - Ulospäin CISC-arkkitehtuuri Just in time (JIT) compilation
  - Käskyjoukot käännetään ohjelmallisesti juuri ennen suoritusta kiinteänpituisiksi mikro-operaatioksi, operaatioiden optimointia per käskyjoukko
    - § VLIW (very long instruction word, 128 bits)
    - § 4 uops/VLIW-käsky
  - Alemmat tasot kuten RISC Käännös vain kerran per käskyjoukko

Tietokoneen rakenne / 2007 / Liisa Marttinen      28.11.2007      Luento 9 - 34



## Kertauskysymyksiä

- Mitkä ovat RISC arkitehtuurin tunnuspiirteet?
- Miten rekisteri-ikkunoita käytetään?