

Tietokoneen rakenne

Suoritinesimerkit

Ch 12.5-6 [Sta06]

- Pentium/PowerPC

RISC-arkkitehtuuri

Ch 13 [Sta06]

- Käskyanalyysia
- RISC vs. CISC
- Rekisterien käytöstä

Tietokoneen rakenne / 2007 / Liisa Marttinen 28.11.2007 Luento 9 - 1

Tietokoneen rakenne

Pentium

Tietokoneen rakenne / 2007 / Liisa Marttinen 28.11.2007 Luento 9 - 2

Pentium: Rekisterit

(a) Integer Unit

Type	Number	Length (bits)	Purpose
General	8	32	General-purpose user registers EAX, EBX, EBX, EDX, ESP, EBP, ESI, EDI
Segment	6	16	Contain segment selectors CS, SS, DS, ES, FS, GS
Flags	1	32	Status and control bits EFLAGS
Instruction Pointer	1	32	Instruction pointer EIP

(b) Floating-Point Unit

Type	Number	Length (bits)	Purpose
Numeric	8	80	Hold floating-point numbers käytö pinossa tai MMX-käskyissä
Control	1	16	Control bits
Status	1	16	Status bits
Tag Word	1	16	Specifies contents of numeric registers
Instruction Pointer	1	48	Points to instruction interrupted by exception selector, offset
Data Pointer	1	48	Points to operand interrupted by exception

(Sta06 Table 12.2)

Tietokoneen rakenne / 2007 / Liisa Marttinen 28.11.2007 Luento 9 - 3

Pentium: FP / MMX Registers

Floating-Point Tag

Floating-Point Registers

- Aliasing
- FP rekistereitä käytetään pinona
- MMX multimedialiakäskyttävät samoja, mutta viittaaavat suoraan nimillä
- Tag kertoo kummasta kyse
- MMX-käytössä bitit 64-79 ykkösillä g NaN

MMX Registers

(Sta06 Fig 12.22)

Tietokoneen rakenne / 2007 / Liisa Marttinen 28.11.2007 Luento 9 - 4

Pentium: EFLAGS Register

ID = Identification flag
VIP = Virtual interrupt pending
VIF = Virtual interrupt flag
AC = Alignment check
VM = Virtual 8086 mode
RF = Resume flag
NT = Nested task flag
IOPL = I/O privilege level
OF = Overflow flag

DF = Direction flag
IF = Internal enable flag
TF = Trap flag
SF = Sign flag
ZF = Zero flag
AF = Auxiliary carry flag
PF = Parity flag
CF = Carry flag

(Sta06 Fig 12.20)

Tietokoneen rakenne / 2007 / Liisa Marttinen 28.11.2007 Luento 9 - 5

Pentium: Control Registers

CR4	31	/8 /7 /6 /5 /4 /3 /2 /1 /0	
CR3	Page Directory Base	P P M P P D P V	
CR2	Page Fault Linear Address	C W D T	
CR1			
CR0	P C N G D W	A W S E F M P	N E S F M P
	11 10 9 8 7 6 5 4 3 2 1 0	11 10 9 8 7 6 5 4 3 2 1 0	11 10 9 8 7 6 5 4 3 2 1 0

Legend:

- PCE = Performance Counter Enable
- PGE = Page Global Enable
- MCE = Machine Check Enable
- PAE = Physical Address Extension
- PSE = Page Size Extensions
- DE = Debug Extensions
- TSD = Time Stamp Disable
- PVI = Protected Mode Virtual Interrupt
- VME = Virtual 8086 Mode Extensions
- PCD = Page-level Cache Disable
- PWT = Page-level Writes Transparent
- PG = Paging
- CD = Cache Disable
- NW = Not Write Through
- AM = Align Mask
- WP = Write Protect
- NE = Numeric Error
- ET = Extension Type
- TS = Task Switched
- EM = Emulation
- MP = Monitor Coprocessor
- PE = Protection Enable

(Sta06 Fig 12.21)

Tietokoneen rakenne / 2007 / Liisa Marttinen 28.11.2007 Luento 9 - 6

Pentium: Keskeytykset

Sta06 Table 12.3

- Keskeytyskäsittelyjään silityminen (atominen laitetolminto)
 - Jos ei jo etuoikeutettussa tilassa
 - PUSH(SS) pinosegmentin valitsin pinoon
 - PUSH(ESP) pino-osoitin
 - PUSH(EFLAGS) tilarekisteri vrt. aliohjelmakutsu
 - EFLAGS.IOPL • 00 etuoikeutettu tila
 - EFLAGS.IF • 0 keskeytyksen esto
 - EFLAGS.TP • 0 poikkeusten esto
 - PUSH(CS) koodisegmentin valitsin
 - PUSH(EIP) käskeysoito
 - PUSH(error code) vain tarvittaessa
 - numero • keskeytysohjaimelta / INT-käskystä / tutki tilarekisteri
 - CS • keskeytysvektori[numero].CS Osoitemuunnos nyt uudella tavalla
 - EIP • keskeytysvektori[numero].EIP
- Paluu
 - Etuoikeutettu I RET-käsky (interrupt return)
 - Palauta pinoista kaikki entiselleen

Tietokoneen rakenne / 2007 / Liisa Marttinen 28.11.2007 Luento 9 - 7

Tietokoneen rakenne

PowerPC

Tietokoneen rakenne / 2007 / Liisa Marttinen 28.11.2007 Luento 9 - 8

PowerPC

The diagram illustrates the PowerPC processor architecture. It starts with 'On-chip caches' containing the 'L2 cache' (split into 'L1 instruction cache' and 'L1 data cache'). Below the caches is the 'Instruction fetch and decode logic' which includes the 'Instruction fetch and decode' unit and the 'Branch unit'. This leads to the 'Instruction dispatch group' (consisting of units 1 through 5). Each dispatch unit has access to 'Instruction queues' and points to the 'Velocity engine'. The Velocity engine contains execution units for various operations like add, sub, mult, divide, floating point, compare, branch, and load/store. Finally, the 'Instruction completion group' (units 1 through 5) receives completed instructions. A legend at the bottom identifies the units: 1. Add, 2. Sub, 3. Mult, 4. Divide, 5. Fp, 6. Compare, 7. Branch, 8. Load, 9. Store, 10. Ld, 11. St, 12. Cr, 13. Cv, 14. Cv.

(Sta06 Fig 4.14)

Tietokoneen rakenne / 2007 / Liisa Marttinen 28.11.2007 Luento 9 - 9

PowerPC: Rekisterit (user visible)

- 32 kokonaislukurekisteriä, a' 64 b, ja Sta06 Fig 12.23 Sta06 Fig 12.24
- Exception Register (XER), 32 b
- 32 liukulukurekisteriä, a' 64 b, ja Sta06 Tbl 12.4
- FP Status & Control Register (FPCR), 32 b
- 3 rekisteriä hyppylevien käsittelemiseksi
 - Condition Register, 32b, 8 kentää, a' 4 b Sta06 Fig 12.24, Tbl 12.5
 - § CRO kokonaisluvuille, CR1 liukuluvulle (> 0 , < 0 , $= 0$, Overflow)
 - Jokainen suoritettu käsky asettaa
 - § CRO-CR7 vertailukäsky asettaa ($op1 > op2, op1 < op2, op1 = op2$)
 - Voi pitää vertailujen tuloksia tallessa
 - Link Register, 64 b
 - § Esim. aliohjelman paluuosoite tänne
 - Count Register, 64 b
 - § Esim. iteratiolaskuri, epäsuora osoitus hypyssä

Tietokoneen rakenne / 2007 / Liisa Marttinen 28.11.2007 Luento 9 - 10

PowerPC: Rekisterit (control & status)

- Machine State Register, MSR, 64 b Sta06 Tbl 12.7
 - 48: ulkoiset keskeytykset estetty/ei
 - 49: etuoikeutettu/käyttäjätila
 - 53: jokaisen käskyn jälkeen KJ:hin/ei
 - 54: hyppykäskyn jälkeen KJ:hin/ei } Tracing
 - 52&55: milloin liukuluvun käsitellystä poikkeus
 - 59: MMU:n osoitemuunnos ON/OFF
 - 63: big/little endian
- Save/Restore Registers: SRR0 ja SRR1
 - Käytetään keskeytyskäsittelyn yhteydessä
 - § Talletuspaikka PC:lle ja MSR:lle

Tietokoneen rakenne / 2007 / Liisa Marttinen 28.11.2007 Luento 9 - 11

PowerPC: Keskeytykset

- CPU:n sisälset vs. ulkoliset Sta06 Tbl 12.6
- Keskeytyskäsittelyjään silityminen (laitetolminto)
 - SRRO • PC
 - SRR1 • MSR + tyypin sidottua tietoa
 - MSR • keskeytystyyppin mukaan määritetyvä tietoa
 - § Etuoikeutettu ON, keskeytykset OFF, osoitemuunnos OFF
 - § Muut bitit määrittyvät keskeytyksen perusteella
 - PC • Keskeytyskäsittijän osoite
 - § Nouda keskeytysvektorista keskeytyksen "numerolla"
 - § Bitti 57: mahdollisuus määritellä kaksi vektoria
- Paluu
 - Etuoikeutettu rfi-käsky (return from interrupt)
 - MSR • "reset" ja kopioi SRR1:sta
 - PC • SRRO

Tietokoneen rakenne / 2007 / Liisa Marttinen 28.11.2007 Luento 9 - 12

Tietokoneen rakenne

RISC-arkkitehtuuri

Ch 13 [Sta06]

- Käskyanalyysia
- RISC vs. CISC
- Rekisterien käytöstä

Load IA ← M
Load IB ← M
NOOP
Add IC ← IA + IB
Store M ← IC
Branch X

Luento 9

Tietokoneen rakenne / 2007 / Liisa Marttinen 28.11.2007 Luento 9 - 13

Laitteiston virstanpylvälitä

Atlas	Virtuaalimulisti, 1962	Tom Kilburn
Atlas	Helpompi muistinhallinta	
IBM S/360, DEC PDP-8	Liukuhilma, 1962	Tom Kilburn
IBM S/360	Arkkitehtuuriperhe, 1964	Gene Amdahl
Univac	Samaa käskykantaa noudattavia koneita	
IBM S/360	Mikro-ohjelmoluottokontrolli, 1964	Maurice Wilkes
IBM	Käskykantaa helpompi kehitä	
IBM, Intel	Moniprosessorijärjestelmä, 1964	J.P. Eckert, John Mauchly
IBM	test_and_set käsky tarpeen	
IBM	Välimulisti, 1965	Maurice Wilkes
IBM, Sony-Toshiba-IBM	Huikea suorituskykyparannus	John Cocke, 1974
IBM, Intel	Yksinkertainen käskykanta	J.L. Hennessy & D.A. Patterson
Intel	Käskykantaa valmiiksi per syklit	John Cocke, 1965
Intel	Hyperthreading CPU, 2001	CDC, 1964
Intel, Sony-Toshiba-IBM	Usea rekisterijoukko ja virtuaalisuoritin lastutla	Intel
Intel	Multicore CPU, 2005	Intel IBM
	Usea täydellinen suoritin lastulla	

Luento 9

Tietokoneen rakenne / 2007 / Liisa Marttinen 28.11.2007 Luento 9 - 13

"Perinteiset" koneet

Kantavia Ideoita

- Kutista lausekielien ja konekielen semanttista kuilua
 - Lausekielien ilmaisuvoma kehittynt
- Kääntämisen helppous
 - Lausekielien rakenteilla vastineet konekielessä
 - Käskykanta valikoitu usein tietty lausekieli mielessä
- Paljon erilaisia käskyjä moniin tarkoituksiin
- Paljon erilaisia datatyypejä
- Paljon erilaisia osoitusmuotoja
- Tee asiat laitetoimintoina, ei ohjelmallisesti
 - Vähemän konekielisiä käskyjä suorittettavana
 - Monimutkaisten operaatioiden suorittaminen tehotusta

= **CISC** (Complex Instruction Set Computer)

Tietokoneen rakenne / 2007 / Liisa Marttinen 28.11.2007 Luento 9 - 15

Mitä operaatioita / operandeja?

Vuosi 1982, kohde: VAX, PDP-11, Motorola 68000
Dynaaminen, suoritusaikeinen tarkastelu

	Dynamic Occurrence		Machine-Instruction Weighted		Memory-Reference Weighted	
	Pascal	C	Pascal	C	Pascal	C
ASSIGN	45%	38%	13%	13%	14%	15%
LOOP	5%	3%	42%	32%	33%	26%
CALL	15%	12%	31%	33%	44%	45%
IF	29%	43%	11%	21%	7%	13%
GOTO	—	3%	—	—	—	—
OTHER	6%	1%	3%	1%	2%	1%

Weighted Relative Dynamic Frequency of HLL Operations [PATT82a]

	Pascal	C	Average
Integer Constant	16%	23%	20%
Scalar Variable	58%	53%	55%
Array/Structure	26%	24%	25%

80% viittauksista aliohjelman paikallisiin Operands

(Sta06 Table 13.2, 13.3)

Tietokoneen rakenne / 2007 / Liisa Marttinen 28.11.2007 Luento 9 - 16

Aliohjelmakutsut?

- Aliohjelmakutsuja paljon
- Kutsussa harvoin monta parametria
- Kutsut harvoin sisäkkäisiä

(Sta06 Table 13.4)

Percentage of Executed Procedure Calls With	Compiler, Interpreter, and Typesetter	Small Nonnumeric Programs
>3 arguments	0–7%	0–5%
>5 arguments	0–3%	0%
>8 words of arguments and local scalars	1–20%	0–6%
>12 words of arguments and local scalars	1–6%	0–3%

Procedure Arguments and Local Scalar Variables

Em. tietojen hyödyntäminen? 98% alle 6 parametria
92% alle 6 paikallista muuttuja

Tietokoneen rakenne / 2007 / Liisa Marttinen 28.11.2007 Luento 9 - 17

Huomioita

- Pääosa operandeista yksinkertaisia
- Hyppykäskyjä runsaasti
- Käytäjätäkään elivät aina hyödynnä tarjolla olevia monipuolisia konekäskyjä
 - Käytävät vain osaa käskykannan käskyistä
- Johtopäätökset?

Occam's razor

"Entia non sunt multiplicanda praeter necessitatem"
(Entities should not be multiplied more than necessary)

William Of Occam (1300-1349)
English monk, philosopher

"It is vain to do with more than which can be done with less"

Tietokoneen rakenne / 2007 / Liisa Marttinen 28.11.2007 Luento 9 - 18

Optimointia

- Optimoi asiolta, joissa kuluu eniten aikaa
 - Aliohjelmakutsut, silmukat, muistiinviittaukset, ...
- Esimerkki huonosta optimoinnista
 - Tuplaa liukulukuaritmetiikan nopeus
 - 10% käsityissä liukulukuaritmetiikkaa

$$\text{ExTime}_{\text{new}} = \text{ExTime}_{\text{old}} * (0.9 * 1.0 + 0.1 * 0.5)$$

$$= 0.95 \times \text{ExTime}_{\text{old}}$$

$$\text{Speedup} = \text{ExTime}_{\text{old}} / \text{ExTime}_{\text{new}} = 1 / 0.95 = 1.053 \ll 2$$

Amdahlin laki

Speedup due to an enhancement is proportional to the fraction of the time (in the original system) that the enhancement can be used.



Tietokoneen rakenne / 2007 / Liisa Marttinen 28.11.2007 Luento 9 - 19

Optimointia

- Optimoi suoritusnopeutta, älä käänämisen helpottaa / suoravilvatsuutta
 - Kääntäjät erinomaisia, koneet tehokkaita
 - Osaavat ja ehtivät optimoida
 - Tee yleisimmät tehtävät laitetointoina, tehokkaasti
 - Esim. 1-ulotteiseen taulukkoon viittaus
 - Tee loput ohjelmalisesti
 - Esim. merkkijonon muunnos
 - Tarjoa valmiit kirjastorutiinit

RISC arkkitehtuuri (Reduced Instruction Set Computer)

Tietokoneen rakenne / 2007 / Liisa Marttinen 28.11.2007 Luento 9 - 20

RISC arkkitehtuuri

- Paljon rekistereltä (väh. 32)
 - Kääntäjät optimoimaan rekistereiden käyttöä
- LOAD / STORE arkkitehtuuri**
 - Vain LOAD ja STORE viittaavat muistiin
- Vain vähän ja yksinkertaisla käskyjä
- Yksinkertaisen vakiopitulinen käskyformaatti (32b)
 - Käskyjen nouto ja dekoodaus helpoja
- Vain vähän ja yksinkertaisla osoitusmuotoja
 - Ei epäsuoraa osoitusta
 - Nopea operandin osoitelaskenta
- Vähän erilaisia operanduja
 - 32 b:n kokonaisluvut, liukuluvut
- Kullakin syklillä valmistuu yksi tai useampi käsky

Tietokoneen rakenne / 2007 / Liisa Marttinen 28.11.2007 Luento 9 - 21

RISC arkkitehtuuri

- CPU helpompi implementoida
 - Liukuhihnaa helpompi hallita ja optimoida
 - Langoitettu toteutus (hardwired)
- Pienempi pilrin koko
 - Enemmän per lastu
 - Pienempi hukka%
- Halvemmat kustannukset
- Nopeammin markkinoilta



25% yield (OK)
75% hukkaan

55% yield (OK)
45% hukkaan

Tietokoneen rakenne / 2007 / Liisa Marttinen 28.11.2007 Luento 9 - 22

RISC vs. CISC

Characteristic	Complex Instruction Set (CISC) Computer			Reduced Instruction Set (RISC) Computer			Superscalar		
	IBM 370/168	VAX 11/780	Intel 80486	SPARC	MIPS R4000	PowerPC	Ultra SPARC	MIPS R10000	
Year developed	1973	1978	1989	1987	1991	1993	1996	1996	
Number of instructions	208	303	235	69	94	225			
Instruction size (bytes)	2-6	2-57	1-11	4	4	4	4	4	
Addressing modes	4	22	11	1	1	2	1	1	
Number of general-purpose registers	16	16	8	40 - 520	32	32	40 - 520	32	
Control memory size (Kbytes)	420	480	246	—	—	—	—	—	
Cache size (KBytes)	64	64	8	32	128	16-32	32	64	

Characteristics of Some CISCs, RISCs, and Superscalar Processors

(Sta06 Table 13.1)

Tietokoneen rakenne / 2007 / Liisa Marttinen 28.11.2007 Luento 9 - 23

RISC vs. CISC

Processor	Number of instruction sizes	Max. instruction size in bytes	Number of addressing modes	Indirect	Load/store combined with arithmetic	Max. number of memory operands	Unaligned addressing allowed	Max. Number of MMU uses	Number of bits for integer register specifier	Number of bits for FP register specifier
AMD29000	1	4	1	no	no	1	no	1	8	3*
MIPS R20000	1	4	1	no	no	1	no	1	5	4
SPARC	1	4	2	no	no	1	no	1	5	4
MC38000	1	4	3	no	no	1	no	1	5	4
HP PA	1	4	10*	no	no	1	no	1	5	4
IBM RT/PC	2*	4	1	no	no	1	no	1	4*	3*
IBM RS/6000	1	4	4	no	no	1	yes	1	5	5
Intel i860	1	4	4	no	no	1	no	1	5	4
IBM 3090	4	8	2*	no*	yes	2	yes	4	4	2
Intel 80486	12	12	15	no*	yes	2	yes	4	3	3
NSC 32016	21	21	23	yes	yes	2	yes	4	3	3
MC68040	11	22	44	yes	yes	6	yes	24	4	0
VAX	56	56	22	yes	yes	6	yes	24	4	0
Clipper	4*	8*	9*	no	no	1	0	2	4*	3*
Intel 80960	2*	8*	9*	no	no	1	yes*	—	5	3*

a RISC that does not conform to this characteristic.
b CISC that does not conform to this characteristic.

(Sta06 Table 13.7)

Tietokoneen rakenne / 2007 / Liisa Marttinen 28.11.2007 Luento 9 - 24


Tietokoneen rakenne

Rekistereiden käytöstä

Tietokoneen rakenne / 2007 / Liisa Marttinen 28.11.2007 Luento 9 - 25

Rekisterijoukko

- Enemmän rekistereitä kuin käskyssä voi viitata**
 - Esim. SPARCissa rekisterinrolle 5 b ž suurin nro 32, mutta CPUssa 40-540 rekisteriä
- Kerralla käytössä vain osa rekistereistä, ikkuna**
 - Ikkunaan viitataan esim. rekisterinumeroilta r0-r31
 - CPU kuvaa ne tod. rekisterinumeroiksi, esim. r0-r539




(Sta06 Fig 13.3)

Tietokoneen rakenne / 2007 / Liisa Marttinen 28.11.2007 Luento 9 - 26

Rekisteri-ikkuna

- Alliohjelmakutsu käyttää pinon sijasta rekistereitä**
 - Kutsussa kiinteä määrä rekistereitä parametreille sekä paikallisille muuttujille
 - Varaukset limitoitain siten, että parametrit käytettävissä sekä kutsuvassa että kutsutussa osassa




(Sta06 Fig 13.1)

Tietokoneen rakenne / 2007 / Liisa Marttinen 28.11.2007 Luento 9 - 27

Rekisteri-ikkuna

- Jos sisäkkäisilä kutsuja paljon**
 - Rekisterijoukko voi loppua kesken
 - Talleta vanhin muistiin, lataa takaisin, kun paluu hämöttää
 - Kutsuketju harvoin pitkä, talletus/palautus harvoin
- Globaalit muuttujat?**
 - Muistissa tai oma rekisteri-ikkuna
- SPARC**
 - r0-r7 globaaleille todelliset rekisterit
 - r8-r15 parametrit (kutsutussa)
 - r16-r23 lokaalit muuttujat
 - r24-r31 parametrit (kutsujassa)



(Sta06 Fig 13.2)

Tietokoneen rakenne / 2007 / Liisa Marttinen 28.11.2007 Luento 9 - 28

Rekisterijoukko vs. Välimuisti

Large Register File	Cache
All local scalars	Recently-used local scalars
Individual variables	Blocks of memory
Compiler-assigned global variables	Recently-used global variables
Save/Restore based on procedure nesting depth	Save/Restore based on cache replacement algorithm
Register addressing	Memory addressing

(Sta06 Table 13.5)

- Kääntäjän vaikka päätteli etukäteen mitkä **globaalit** muuttujat pitäisi sijoittaa rekistereihin
- Välimuisti ratkaisee sen dynaamisesti
 - Eniten viitattut pysyvät välimuistissa

Tietokoneen rakenne / 2007 / Liisa Marttinen 28.11.2007 Luento 9 - 29

Kääntäjä: Rekistereiden allokointi

- Verkon värittäminen**
 - Etsi pienin varimäärä s.e. verkon kahdella vierekkäisellä solmulla ei ole sama värillä
- Ärsyttävän valkean ongelma (NP-täydellinen)**
- Analysol koodia, ja muodosta verkko symbolisten rekistereiden käytöstä**
 - Symbolinen rekisteri ~ mikä tahansa, mikä voisi olla rekisterissä
 - Yhdistä samaan aikaan käytössä olevat symboliset rekisterit
- Allokoi sitten olkeat rekisterit**
 - Jos kahta symbolista rekisteriä ei käytetä samanaikaisesti (ne eivät ole vierekkäisiä verkossa), niille voi allokoida saman todellisen rekisterin
 - Jos rekistereitä ei vapaana, käytä muistia



Luento 9 - 30

Tietokoneen rakenne / 2007 / Liisa Marttinen 28.11.2007 Luento 9 - 30

Kääntäjä: Rekistereiden allokointi

- Solmu = symbolinen rekisteri
- Särmä = symbolisten rekistereiden yhtäaikainen käyttö
- n väriä = n rekisteriä

(a) Time sequence of active use of registers

(b) Register interference graph

(Sta06 Fig 13.4)

Tietokoneen rakenne / 2007 / Liisa Marttinen 28.11.2007 Luento 9 - 31

RISC-liukuhihna

Load rA ← M
Load rB ← M
Add rC ← rA + rB
Store M ← rC
Branch X NOOP

I	E	D
I	E	D
I	E	
I	E	D
I	E	
I	E	

(a) Sequential execution

Load rA ← M
Load rB ← M
Add rC ← rA + rB
Store M ← rC
Branch X NOOP

I	E	D
I	E	D
I	E	
I	E	D
I	E	
I	E	

(b) Two-stage pipelined timing

Single port MEM

Load rA ← M
Load rB ← M
NOOP
Add rC ← rA + rB
Store M ← rC
Branch X NOOP
NOOP

I	E	D
I	E	D
I	E	
I	E	D
I	E	
I	E	

(c) Three-stage pipelined timing

Two port MEM (split cache enough?)

Load rA ← M
Load rB ← M
NOOP
NOOP
Add rC ← rA + rB
Store M ← rC
Branch X NOOP
NOOP

I	E ₁	E ₂	D
I	E ₁	E ₂	D
I	E ₁	E ₂	
I	E ₁	E ₂	D
I	E ₁	E ₂	
I	E ₁	E ₂	

(d) Four-stage pipelined timing

Clock cycle?

(Sta06 Fig 13.6)

Tietokoneen rakenne / 2007 / Liisa Marttinen 28.11.2007 Luento 9 - 32

RISC-liukuhihna, Delayed Branch

100 LOAD X, rA
101 ADD I, rA
102 JUMP 105
103 ADD rA, rB
105 STORE rA, Z

I	E	D
I	E	
I	E	
I	E	
I	E	D

Traditional

100 LOAD X, rA
101 ADD I, rA
102 JUMP 106
103 ADD rA, rB
106 STORE rA, Z
105 STORE rA, Z

I	E	D
I	E	
I	E	
I	E	
I	E	D

RISC with inserted NOOP
Two port MEM

100 LOAD X, Ar
101 JUMP 105
102 ADD I, rA
105 STORE rA, Z

I	E	D
I	E	
I	E	
I	E	D

RISC with reversed instructions
(Sta06 Fig 13.7)

Tietokoneen rakenne / 2007 / Liisa Marttinen 28.11.2007 Luento 9 - 33

RISC & CISC United?

Pentium, CISC

- Laitetoiminto kääntää 1 – 11 tavun pituisen CISC-käskyyn yhdeksi tai useammaksi 118 bittiseksi mikro-operaatioksi (L1 tason käskyväillämuistiin)
- Alemmat tasot kuten RI SC
- Paljon työrekistereitä: laitteisto ottaa käyttöön

Käännös joka käskyn suorituskerralla

Crusoe (Transmeta)

- Ulospäin CISC-arkkitehtuuri Just in time (JIT) compilation
- Käskyjoukot käännetään ohjelmallisesti juuri ennen suoritusta kiinteäpituisiksi mikro-operaatioksi, operaatioiden optimointia per käskyjoukko
 - VLIW (very long instruction word, 128 bits)
 - 4 uops/VLIW-käsky
- Alemmat tasot kuten RI SC

Käännös vain kerran per käskyjoukko

Tietokoneen rakenne / 2007 / Liisa Marttinen 28.11.2007 Luento 9 - 34

Kertauskysymyksiä

- Mitkä ovat RISC arkkitehtuurin tunnuspiirteet?
- Miten rekisteri-ikkunolta käytetään?

Tietokoneen rakenne / 2007 / Liisa Marttinen 28.11.2007 Luento 9 - 35