

 Luento 11


Tietokoneen rakenne

IA-64 (Itanium)

Stallings: Ch 15

- Yleistä IA-64:stä
- Predikointi
- Spekulointi
- Ohjelmoitu liukuhihna (software pipelining)
- Itanium 2

Intel Multi-core ja STI Cell



Tietokoneen rakenne / 2007 / Liisa Marttinen 5.12.2007 Luento 11 - 1

 **EPIC (Explicit Parallel Instruction Computing)**

Œ Rinnakkaisuus esiin jo konekielen tasolla, ei näkymättömissä siellä jossain laitetasolla

- Utta semantiikkaa konekielen tasolle
- Kääntäjä ratkoo riippuvuuteen liittyvät ongelmat, laitteisto (toteutus) luottaa siihen

- VLIW (Very Long Instruction Word)
 - Käsittelee käskyjä nippissa (bundle)

Ž Hyppyjen predikointi, kontrollispekulointi

- Suorittaa useita haarautumispolkuja

- Spekulatiiviset muistinoudot myös datalle

Linuksen kommentti IA-64:sta (2005): <http://www.realworldtech.com/forums/index.cfm?action=detail&id=60298&threadid=60123&roomid=2>

Tietokoneen rakenne / 2007 / Liisa Marttinen 5.12.2007 Luento 11 - 2

IA-64 vs. Superskalaari

(Sta06 Table 15.1)

| Superscalar | IA-64 |
|---|---|
| RISC-like instructions, one per word | RISC-like instructions <u>bundled</u> into groups of three |
| Multiple parallel execution units | Multiple parallel execution units |
| Reorders and optimizes instruction stream at run time | Reorders and optimizes instruction stream at <u>compile time</u> |
| Branch prediction with speculative execution of one path | Speculative execution along <u>both</u> paths of a branch |
| Loads data from memory only when needed, and tries to find the data in the caches first | Speculatively loads data <u>before</u> its needed, and still tries to find data in the caches first |

- IA-64 liikkeelle puhtaalta pöydältä
 - unohda historiallinen painolasti
- HP ja Intel yhteistyössä
 - **HOW to use?**
 - Bigger cache ?
 - More processors?
 - More superscalar?

More transistors per chip
Billions?
Billions?

Tietokoneen rakenne / 2007 / Liisa Marttinen 5.12.2007 Luento 11 - 3

IA-64 Rakenne

- Paljon rekistereitä => ei uudelleennimeämisiä ja riippuvuuksien analysointia
- vähintään 8 suoritusyksikköä
(riippuu lastun transistorien määrästä ja niitä hyödynnetään niin paljon kuin pystytään)
- GR-rekistereissä NaT-bitti (Not a Thing) => "myrkkyä"

GR = General-purpose or integer register
 FR = Floating-point or graphics register
 PR = One-bit predicate register
 EU = Execution unit

(Sta06 Fig 15.1)

Tietokoneen rakenne / 2007 / Liisa Marttinen 5.12.2007 Luento 11 - 4

Käskyformaatti

nippu

128-bit bundle

| | | | |
|--------------------|--------------------|--------------------|----------|
| instruction slot 2 | instruction slot 1 | instruction slot 0 | Template |
| 41 | 41 | 41 | 5 |

- Nouto muistista nippu kerrallaan
- Template (mallinne, kaavain)
 - mitä voisi suorittaa rinnakkain
 - mitä suoritusyksikköjä kukaan käsky tarvitsee

Typical IA-64 instruction format

| | | | | | |
|--------------|----------------------|-----|-----|-----|----|
| Major opcode | other modifying bits | GR3 | GR2 | GR1 | PR |
| 4 | 10 | 7 | 7 | 7 | 6 |

- PR: Käskyissä spekulointiin liittyvä predikaattirekisteri
 - 1-bittinen, tarkistetaan kommitointihetkellä
- Käskyissä tavallisesti 3 rekisteriä
- Load/Store -arkkitehtuuri

(Sta06 Fig 15.2)

Toimintoyksiköt

(Sta06 Table 15.2, 15.3)

| Instruction Type | Description | Execution Unit Type |
|------------------|-----------------|---------------------|
| A | Integer ALU | I-unit or M-unit |
| I | Non-ALU integer | I-unit |
| M | Memory | M-unit |
| F | Floating-point | F-unit |
| B | Branch | B-unit |
| X | Extended | I-unit/B-unit |

- Max 6 käskyä suoritukseen per sykli
- Musta pystyyviiva = stop
= Käskyjen välillä riippuvuus
(ei tarvita NOP-käskyjä)

Template kertoo, mitkä käskyt voidaan suorittaa rinnakkain (parallel).
Useita nippuja voidaan sijoittaa peräkkään ja asettaa template-kentät sopivasti => esim. 8 rinn. käskyä.

| Template | Slot 0 | Slot 1 | Slot 2 |
|----------|--------|--------|--------|
| 00 | M-unit | I-unit | I-unit |
| 01 | M-unit | I-unit | I-unit |
| 02 | M-unit | I-unit | I-unit |
| 03 | M-unit | I-unit | I-unit |
| 04 | M-unit | L-unit | X-unit |
| 05 | M-unit | L-unit | X-unit |
| 08 | M-unit | M-unit | I-unit |
| 09 | M-unit | M-unit | I-unit |
| 0A | M-unit | M-unit | I-unit |
| 0B | M-unit | M-unit | I-unit |
| 0C | M-unit | F-unit | I-unit |
| 0D | M-unit | F-unit | I-unit |
| 0E | M-unit | M-unit | F-unit |
| 0F | M-unit | M-unit | F-unit |
| 10 | M-unit | I-unit | B-unit |
| 11 | M-unit | I-unit | B-unit |
| 12 | M-unit | B-unit | B-unit |
| 13 | M-unit | B-unit | B-unit |
| 16 | B-unit | B-unit | B-unit |
| 17 | B-unit | B-unit | B-unit |
| 18 | M-unit | M-unit | B-unit |
| 19 | M-unit | M-unit | B-unit |
| 1C | M-unit | F-unit | B-unit |
| 1D | M-unit | F-unit | B-unit |

Tietokoneen rakenne / 2007 / Liisa Marttinen

5.12.2007

Luento 11 - 6

Symbolisen konekielen formaatti

[qp] mnemonic[.comps] dests = srcs

| | |
|----------|--|
| qp | qualifying predicate register - jos predikaattirekisterin arvo=1 (true), commit |
| mnemonic | operaation mnemoninen nimi |
| comps | completers, erottelu pilkuilla - jotkut käskyt muodostuvat kahdesta osasta |
| dests | destination operands, erottelu pilkuilla |
| srcs | source operands, erottelu pilkuilla |

Symbolisen konekielen formaatti

- n Käskyryhmän rajat merkitään ;;
 - u Vihje: nämä konekäskyt voi suorittaa rinnakkain
 - u Konekielessä template, jossa "musta pystyviiva"
 - u Ryhmän sisällä ei data- tai kirjoitusriippuvuutta ts. no read after write (RaW) tai
no write after write (WaW)
 - u Entä antiriippuvuus (WaR)???

```
ld8 r1 = [r5]           // ensimmäinen ryhmä
sub r6 = r8, r9 ;;
add r3 = r1, r4         // toinen ryhmä
st8 [r6] = r12          // paikan osoite r6:ssä
```



Tietokoneen rakenne

Avainmekanismit

- „ Predikointi
- „ Kontrollispekulointi
- „ Dataspekulointi
- „ Ohjelmoitu liukuhihna

Intellin kalvot: <http://www.cs.helsinki.fi/u/kerola/tikra/IA64-Architecture.pdf>

Tietokoneen rakenne / 2007 / Liisa Marttinen 5.12.2007 Luento 11 - 9



Predikoitu suoritus

Kääntäjä



- „ Muodosta käskyniput, aseta template
 - „ Kuva, mitkä käskyt voisi suorittaa samanaikaisesti
 - „ Käskyjen todellinen suoritusjärjestys kimpun sisällä voi olla mikä vain
- „ Poista if-then-else rakenteen hypyt
 - „ Vertailu asettaa kaksi predikaattirekisteriä
 - „ Kummankin haaran käskyihin mukaan oma predikaatti
 - „ Kumpaakin haaraa tullaan suorittamaan

Intel kalvo 18

CPU

- „ Suorita molemmat haarat
- „ Tarkista predikaatit, kun vertailukäsky valmistuu
 - „ Predikaatti on aina valmis kommitointivaiheessa?
 - „ Hylkää väärä polku (käsky), hyväksy oikea polku

Tietokoneen rakenne / 2007 / Liisa Marttinen 5.12.2007 Luento 11 - 10



Load-spekuloinnit

- n Aloita datan lataaminen muistista etukäteen
 - = spekulatiivinen load
 - u Valmiina CPU:ssa kun tarvitaan, ei latenssia
 - u Yleensä helppoa, mutta ei, jos välissä haarautuminen/store
- n Välissä haarautuminen?
 - u Spekuloitu load voi aiheuttaa keskeytyksen, jota ei olisi koskaan pitänyt tapahtua
- n Välissä store?
 - u Spekuloitu load voi kohdistua samaan muistipaikkaan, jota store on juuri muuttamassa

```
...  
Comp R1, =Limit  
JLE Done  
Load R5, Table(R1)  
...
```



```
...  
Store R1, (R3)  
Load R5, (R4)  
...
```

Tietokoneen rakenne / 2007 / Liisa Marttinen 5.12.2007 Luento 11 - 13

Kontrollispekuloointi



Intel kalvo 26

- n Kontrollispekuloointi = nostaa (hoist) load-käsky aiemmaksi koodissa hyppykäskyn etupuolelle
 - u Merkitse se kuitenkin spekulatiiviseksi (.s)
 - u Jos spekuloointi aiheuttaa poikkeksen, sen käsitteily viivästetään (NaT bitti)
 - § On mahdollista, että kyseistä poikkeusta ei pitänyt tapahtua!
 - u Lisää alkuperäiseen kohtaan chk-käsky (chk.s), joka tarkistaa poikkeuksen ja käynnistää recovery-rutiinin

je L2
ld8 r1=[r5]
 use r1

ld8.s r1=[r5]
 je L2
chk.s r1, recovery
 use r1

Tietokoneen rakenne / 2007 / Liisa Marttinen 5.12.2007 Luento 11 - 14



Why called software pipeline?

Ohjelmoitu liukuhihna

Software pipelining

- Laitteiston tuki silmukan purkamiseksi s.e. voidaan suorittaa useita iteraatioita samanaikaisesti
- Rinnakkaisuus syntyy suorittamalla eri iteraatiokierroksia kuuluvia toimintoja yhtäaikaa
- Kukin iteraatiokierros käyttää eri rekistereitä
 - Automaattinen rekistereiden uudelleennimeäminen
- Alku (prolog) ja loppu (epilog) erikoistapauksina rotatoivan predikaattirekisterin avulla
- Silmukan hyppykäsky korvattu erityiskäskyllä, joka kontrolloi ohjelmoidun liukuhihnan käytöä
 - Rotatoi rekisterit, vähentää silmukkalaskuria

for i=5 to 1 do y[i] = x[i] + c

```

    mov lc = 5
L1: ld4 r4 = [r5],4 ;;
    add r7 = r4,r9 ;;
    st4 [r6] = r7,4
    br.cloop L1 ;;

ld4 r32 = [r5], 4 ;; // cycle 0
ld4 r33 = [r5], 4 ;; // cycle 1
ld4 r34 = [r5], 4 // cycle 2
add r36 = r32, r9 ;; // cycle 2
ld4 r35 = [r5], 4 // cycle 3
add r37 = r33, r9 // cycle 3
st4 [r6] = r36, 4 ;; // cycle 3
ld4 r36 = [r5], 4 // cycle 4
add r38 = r34, r9 // cycle 4
st4 [r6] = r37, 4 ;; // cycle 4
add r39 = r35, r9 // cycle 5
st4 [r6] = r38, 4 ;; // cycle 5
add r40 = r36, r9 // cycle 6
st4 [r6] = r39, 4 ;; // cycle 6
st4 [r6] = r40, 4 ;; // cycle 7

```

Ohjelmoidun liukuhihnan idea


Vähän käskytason rinnakkaisuutta, pieni koodi
Paljon suoritusaiasta rinnakkaisuutta!
Operoi eri iteraation rekistereillä samanaikaisesti



| | | | | | | | | |
|---------|-----|-----|-----|-----|-----|-----|-----|-----|
| Cycle 0 | ld4 | | | | | | | |
| Cycle 1 | | ld4 | | | | | | |
| Cycle 2 | | | add | ld4 | | | | |
| Cycle 3 | | | st4 | add | ld4 | | | |
| Cycle 4 | | | st4 | add | | ld4 | | |
| Cycle 5 | | | st4 | add | | | ld4 | |
| Cycle 6 | | | st4 | add | | | | ld4 |
| Cycle 7 | | | | | | | | st4 |

Prolog Kernel Epilog

Intel kalvo 25 (Sta06 Fig 15.6)

| <pre> mov lc = 199 // set loop count register mov ec = 4 // set epilog count register mov pr.rot = 1<<16;; // pr16 = 1, rest = 0 L1: (p16) ld5 r32 = [r5], 4 // cycle 0 (p17) --- // empty stage (p18) add r35 = r34, r9 // cycle 0 (p19) st4 [r6] = r36, 4 // cycle 0 br.ctop L1 ;; // cycle 0 </pre> | | | | | | | | Koodi | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | |
|---|----------------------------|-----|-----|---------|----------------------|-----|-----|-------|----------------------------|-----|--|--|----------------------|--|--|--|--|---|---|---|---|-----|-----|-----|-----|----|----|---|-----|--|--|---------|---|---|---|---|-----|---|---|-----|--|--|---------|---|---|---|---|-----|---|---|-----|-----|--|---------|---|---|---|---|-----|---|---|-----|-----|-----|---------|---|---|---|---|-----|---|-----|-----|-----|-----|-----|-----|-----|-----|-----|-----|-----|-----|-----|-----|-----|---------|---|---|---|---|----|---|-----|-----|-----|-----|-----|-----|-----|-----|-----|-----|-----|-----|-----|-----|-----|---------|---|---|---|---|---|---|-----|--|-----|-----|---------|---|---|---|---|---|---|-----|--|-----|-----|---------|---|---|---|---|---|---|-----|--|--|-----|---------|---|---|---|---|---|---|--|--|--|--|--|---|---|---|---|---|---|-------------|
| (Sta06 Table 15.4) | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | |
| <table border="1" style="width: 100%; border-collapse: collapse;"> <thead> <tr> <th rowspan="2">Cycle</th> <th colspan="4">Execution Unit/Instruction</th> <th colspan="5">State before br.ctop</th> </tr> <tr> <th>M</th> <th>I</th> <th>M</th> <th>B</th> <th>p16</th> <th>p17</th> <th>p18</th> <th>p19</th> <th>LC</th> <th>EC</th> </tr> </thead> <tbody> <tr><td>0</td><td>ld4</td><td></td><td></td><td>br.ctop</td><td>1</td><td>0</td><td>0</td><td>0</td><td>199</td><td>4</td></tr> <tr><td>1</td><td>ld4</td><td></td><td></td><td>br.ctop</td><td>1</td><td>1</td><td>0</td><td>0</td><td>198</td><td>4</td></tr> <tr><td>2</td><td>ld4</td><td>add</td><td></td><td>br.ctop</td><td>1</td><td>1</td><td>1</td><td>0</td><td>197</td><td>4</td></tr> <tr><td>3</td><td>ld4</td><td>add</td><td>st4</td><td>br.ctop</td><td>1</td><td>1</td><td>1</td><td>1</td><td>196</td><td>4</td></tr> <tr><td>...</td><td>...</td><td>...</td><td>...</td><td>...</td><td>...</td><td>...</td><td>...</td><td>...</td><td>...</td><td>...</td></tr> <tr><td>100</td><td>ld4</td><td>add</td><td>st4</td><td>br.ctop</td><td>1</td><td>1</td><td>1</td><td>1</td><td>99</td><td>4</td></tr> <tr><td>...</td><td>...</td><td>...</td><td>...</td><td>...</td><td>...</td><td>...</td><td>...</td><td>...</td><td>...</td><td>...</td></tr> <tr><td>199</td><td>ld4</td><td>add</td><td>st4</td><td>br.ctop</td><td>1</td><td>1</td><td>1</td><td>1</td><td>0</td><td>4</td></tr> <tr><td>200</td><td></td><td>add</td><td>st4</td><td>br.ctop</td><td>0</td><td>1</td><td>1</td><td>1</td><td>0</td><td>3</td></tr> <tr><td>201</td><td></td><td>add</td><td>st4</td><td>br.ctop</td><td>0</td><td>0</td><td>1</td><td>1</td><td>0</td><td>2</td></tr> <tr><td>202</td><td></td><td></td><td>st4</td><td>br.ctop</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>1</td></tr> <tr><td></td><td></td><td></td><td></td><td></td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td></tr> </tbody> </table> | | | | | | | | Cycle | Execution Unit/Instruction | | | | State before br.ctop | | | | | M | I | M | B | p16 | p17 | p18 | p19 | LC | EC | 0 | ld4 | | | br.ctop | 1 | 0 | 0 | 0 | 199 | 4 | 1 | ld4 | | | br.ctop | 1 | 1 | 0 | 0 | 198 | 4 | 2 | ld4 | add | | br.ctop | 1 | 1 | 1 | 0 | 197 | 4 | 3 | ld4 | add | st4 | br.ctop | 1 | 1 | 1 | 1 | 196 | 4 | ... | ... | ... | ... | ... | ... | ... | ... | ... | ... | ... | 100 | ld4 | add | st4 | br.ctop | 1 | 1 | 1 | 1 | 99 | 4 | ... | ... | ... | ... | ... | ... | ... | ... | ... | ... | ... | 199 | ld4 | add | st4 | br.ctop | 1 | 1 | 1 | 1 | 0 | 4 | 200 | | add | st4 | br.ctop | 0 | 1 | 1 | 1 | 0 | 3 | 201 | | add | st4 | br.ctop | 0 | 0 | 1 | 1 | 0 | 2 | 202 | | | st4 | br.ctop | 0 | 0 | 0 | 1 | 0 | 1 | | | | | | 0 | 0 | 0 | 0 | 0 | 0 | Koodi s.555 |
| Cycle | Execution Unit/Instruction | | | | State before br.ctop | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | |
| | M | I | M | B | p16 | p17 | p18 | p19 | LC | EC | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | |
| 0 | ld4 | | | br.ctop | 1 | 0 | 0 | 0 | 199 | 4 | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | |
| 1 | ld4 | | | br.ctop | 1 | 1 | 0 | 0 | 198 | 4 | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | |
| 2 | ld4 | add | | br.ctop | 1 | 1 | 1 | 0 | 197 | 4 | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | |
| 3 | ld4 | add | st4 | br.ctop | 1 | 1 | 1 | 1 | 196 | 4 | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | |
| ... | ... | ... | ... | ... | ... | ... | ... | ... | ... | ... | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | |
| 100 | ld4 | add | st4 | br.ctop | 1 | 1 | 1 | 1 | 99 | 4 | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | |
| ... | ... | ... | ... | ... | ... | ... | ... | ... | ... | ... | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | |
| 199 | ld4 | add | st4 | br.ctop | 1 | 1 | 1 | 1 | 0 | 4 | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | |
| 200 | | add | st4 | br.ctop | 0 | 1 | 1 | 1 | 0 | 3 | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | |
| 201 | | add | st4 | br.ctop | 0 | 0 | 1 | 1 | 0 | 2 | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | |
| 202 | | | st4 | br.ctop | 0 | 0 | 0 | 1 | 0 | 1 | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | |
| | | | | | 0 | 0 | 0 | 0 | 0 | 0 | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | |





Rekisteripino, Register Stack Engine

Intel kalvot 15-17

- n r0..r31 globaaleille muuttujille
- n r32..r127 (96 kpl) aliohjelmakutsuille
- n Kutsu varaa pinosta rekisteri-ikkunallisen (frame)
 - u parametrit (inputs/outputs) + paikalliset mät (locals)
 - u Koko dynaamisesti määriteltäväissä (alloc-käsky)
- n Kutsun jälkeen rekisterit uudelleennimetty
 - u Aliohjelman näkemät parametrit alkavat aina r32:sta
- n Allokointi renkaana
 - u Jos pino täyttyy, laitteisto tallettaa vanhoja ikkunoita muistiin (= pinoon, backing store)
 - § Sijainti rekistereissä BSP, BSPSTORE

Tietokoneen rakenne / 2007 / Liisa Marttinen

5.12.2007

Luento 11 - 23

Rekisteripino

Intel kalvo 17

- n Allokointi ja palautus käyttää kahta rekisteriä
- n CFM, Current Frame Marker
 - u Rekisteripinosta kutsun yhteydessä varatun alueen koko
 - § sof=size of frame, sol=size of locals,
 - § sor=size of rotation portion (SW pipeline)
 - u GR/FP/PR-rekistereiden rotatointitietoa
 - § rrb=register rename base
- n PFS, Previous Function State
 - u CFM:n edellinen sisältö tänne, vanha PFS jonnekin toiseen rekisteriin (alloc voi määrättää minne)

| | | | | | | |
|--|--------|--------|--------|-----|-----|-----|
| | 6 | 7 | 7 | 4 | 7 | 7 |
| | rrb.pr | rrb.fr | rrb.gr | sor | sol | sof |


| | | | | | | |
|--|-----|-----|---|----|-----|--|
| | ppl | pec | | | pfm | |
| | 2 | 4 | 6 | 14 | 38 | |

(Sta06 Fig 15.9)

Tietokoneen rakenne / 2007 / Liisa Marttinen

5.12.2007

Luento 11 - 24



Sovelluksen rekisterit

Sta06 Fig 15.7

| | |
|---|---|
| Kernel registers (KR0-7) | Convey information from the operating system to the application. |
| Register stack configuration (RSC) | Controls the operation of the register stack engine(RSE) |
| RSE Backing store pointer (BSP) | Holds the address in memory that is the save location for r32 in the current stack frame. |
| RSE Backing store pointer to memory stores (BSPSTORE) | Holds the address in memory to which the RSE will spill the next value. |
| RSE NaT collection register (RNAT) | Used by the RSE to temporarily hold NaT bits when it is spilling general registers. |
| Compare and exchange value (CCV) | Contains the compare value used as the third source operand in the cmpxchq instruction. |
| User NaT collection register (UNAT) | Used to temporarily hold NaT bits when saving and restoring general registers with the ld8/till and st8/spill instructions. |
| Floating-point status register (FPSR) | Controls traps, rounding mode, precision control, flags, and other control bits for floating-point instructions. |
| Interval time counter (ITC) | Counts up at a fixed relationship to the processor clock frequency. |
| Previous function state (PFS) | Saves value in CFM register and related information. |
| Loop count (LC) | Used in counted loops and is decremented by counted-loop-type branches. |
| Epilog count (EC) | Used for counting the final (epilog) state in modulo-scheduled loops. |

(Sta06 Table 15.5)

Tietokoneen rakenne / 2007 / Liisa Marttinen 5.12.2007 Luento 11 - 26



Tietokoneen rakenne

Itanium 2

Tietokoneen rakenne / 2007 / Liisa Marttinen 5.12.2007 Luento 11 - 27



Itanium 2



- Toteutettu IA-64 arkkitehtuuri, 2002
- Yksinkertaisempi kuin perinteinen superskalaari CPU
 - Ei resurssien "varausasemia"
 - Ei uudelleenjärestelypuskureita (ROB)
 - Ei suuria määriä uudelleennimeämisenrekistereitä
 - Ei logiikkapiirejä riippuvuuksienselvittelyyn
 - Kääntäjä ratkonut riippuvuudet eksplisiittisesti
- Suuri osoiteavaruuus
 - Pienin yksikkö: 1, 2, 4, 8, 10, 16 tavua
 - Suositus: kohdenna luonnollisille rajoille
- Tukee sekä Big-endian että Little-endian muotoja

Tietokoneen rakenne / 2007 / Liisa Marttinen 5.12.2007 Luento 11 - 28

Itanium 2

- Leveä ja nopea väylä: 128b, 6.4 Gbps
- Paranneltu välimuistihierarkia
 - L1: erilliset 16KB + 16KB, joukkoass. (4-way), 64B rivit
 - L2: yhdistetty 256KB, joukkoass. (8-way), 128B rivit
 - L3: yhdistetty, 3MB, joukkoass. (12-way), 64B rivit
 - Kaikki on-chip, pienemmät latenssit
- TLB hierarkia
 - I-TLB L1: 32 alkiota, assosiaatiivinen
L2: 128 alkiota, assosiaatiivinen
 - D-TLB L1: 32 alkiota, assosiaatiivinen
L2: 128 alkiota, assosiaatiivinen


Muistinhallinta



- Muistihierarkia näkyy myös sovellukselle
= mahdollisuus antaa vihjeitä
 - Noutojärjestys: varmista, että aiemmat operaatiot valmiita
 - Paikallisuuus: nouda paljon/vähän lohkoja välimuistiin
 - Ennaltanouto: milloin siirtää lähemmäs CPU:ta
 - Tyhjennys: rivin invalidointi, kirjoituspolitiikka
- Implisiittinen kontrolli (poissulkeminen)
 - Muistipaikan ja rekisterien sisältöjen vaihto
 - Vakion lisääminen muistipaikkaan
- Mahdollisuus kerätä suorituskykydataa
 - Jotta voi antaa parempia vihjeitä...

Itanium 2

- 11 käskyn suoritukseen valintaikkuna (issue ports)
- Max 6 käskyä suoritettavaksi per sykli
 - in-order issue, out-of-order completion
- 8-vaiheinen liukuhihna
- Entistä enemmän suoritusyksikköjä (22 kpl)
 - 6 general purpose ALU's (1 cycle)
 - 6 multimedia units (2 cycles)
 - 3 FPU's (4 cycles)
 - 3 branch units
 - 4 data cache memory ports (L1: 1/2 cycle load)
- Paranneltu hyppyjen ennustuslogiikka
 - Myös sovellus voi antaa vihjeitä
 - Käytetään välimuistin hutien lukumääärän minimoimiseen

Tietokoneen rakenne / 2007 / Liisa Marttinen 5.12.2007 Luento 11 - 31







Tietokoneen rakenne

Current State (2006-7)

- Intel hyper-thread and multi-core
- STI multi-core

Tietokoneen rakenne / 2007 / Liisa Marttinen 5.12.2007 Luento 11 - 35



Intel Pentium 4 HT (IA-32)

- HT – Hyper-threading
- 2 logical processors in one physical processor
- OS sees it as symmetric 2-processor system
- Use wait cycles to run the other thread
 - memory accesses (cache miss)
 - dependencies, branch miss-predictions
- Utilize usually idle int-unit, when float unit in use
- 3.06 GHz + 24% (?)
 - GHz numbers alone are not so important
- 20 stage pipeline
- Dual-core hyper-thread processor
 - Dual-core I tantium-2 with Hyper-threading


<http://www.intel.com/multi-core/index.htm>

Tietokoneen rakenne / 2007 / Liisa Marttinen 5.12.2007 Luento 11 - 36

Intel Multi-Core Core-Architecture

- 2 or more (> 100?) complete cores in one chip
 - No more hyper-threading
 - Simpler structure, less power
 - Private L1 cache
 - Private or shared L2 cache?
- Intel Core 2 Duo E6700
 - 128-bit data path
 - Private 32 KB L1 data cache
 - Private 32 KB L1 instr. Cache (for micro-ops)
 - Shared/private 4 MB L2 data cache

[Click 1 or 2 for Torres articles](#) [Click for Pawlowski article](#)



<http://www.hardwaresecrets.com/article/366>

Tietokoneen rakenne / 2007 / Liisa Marttinen 5.12.2007 Luento 11 - 37

Tietokoneen rakenne

STI Cell Broadband Engine


Tietokoneen rakenne / 2007 / Liisa Marttinen 5.12.2007 Luento 11 - 38

Tausta

- Yksinkertaistetaan CPU:n toimintaa
 - Yksinkertaisia, mutta suorituskykyisiä yksiköitä
 - § Useita tehokkaita vektoriprosessointiin erikoistuneita 'työjuhtia' (SPE), joiden toimintaa säätelee "työnjohtaja" (PPE)
 - PPE on tavallinen 64 b PowerPC with VMX
 - § RI SC arkkitehtuuri, kaksisäikeinen, in-order, yksinkertainen ennustuslogiikka => Kääntäjän tulee huolehti järjestelystä
 - SPE saa tehtävät kokonaисina
 - § Data + koodi
 - § 256 KB:n oma muisti, ei välimuistia
 - § 128 rekisteriä a' 128 bittiä, 64 GB/s
 - § 2 liukuhihnaa: even, odd
 - § Ei mitään hyppyennustuslogiikkaa, "branch hint"-käsky

STI Cell Broadband Engine

- Sony-Toshiba-IBM (STI)
 - James Kahle, IBM
- 1 PowerPC PPE
 - Power Processing Element
 - 32 KB L1 data and instr. caches
 - 256KB L2 cache
 - MMU with virtual memory
 - 2 hyper-threads
 - "normal programs"
- 8 SPE's
 - Synergistic Processor Elements
 - 256KB local data/instr memory
 - Receive code/data packets from off-chip main memory



STI Cell Broadband Engine

- n Programming Models for SPE use
 - u Function offload Model
 - § Run some functions at SPE's
 - u Device Extension Model
 - § SPE as front-end for some device
 - u Computational Acceleration Model
 - § SPE's do most of computation
 - u Streaming Models
 - § Data flow from SPE to SPE
 - u Shared-mem multiprocessor Model
 - § Local store as cache
 - § Cache coherent shared memory
 - u Asymmetric Thread Runtime Model

[Click for Kahle et al article](#) <http://researchweb.watson.ibm.com/journal/rd/494/kahle.html>

Tietokoneen rakenne / 2007 / Liisa Marttinen 5.12.2007 Luento 11 - 41

The diagram illustrates the architecture of the STI Cell Broadband Engine. At the top, there is a grid of SPEs (Synergistic Processor Elements) connected to an On-chip coherent bus. Below the SPEs is a Power core containing LS (Load Store) units and DMA (Direct Memory Access) units. To the right of the Power core is a PPE (Performance Processor Element) which includes an L1 cache and an L2 cache. A Memory controller manages Dual Rambus XDR** memory. A Bus interface controller connects to Rambus FlexIO**. The entire system is interconnected via a coherent bus.

STI Cell (Cell B.E.)

- n Sony
 - u Playstation 3 (4 cells)
- n IBM
 - u Roadrunner supercomputer (2006-2008)
 - [click](#)
 - § \$110M, 1100 m², Linux
 - § Peak 1.6 petaflops (1.6×10^{15} flops)
 - Sustained 1 petaflops
 - § Over 16000 AMD Opterons for file ops and communication (e.g.)
 - Normal servers
 - § Over 16000 Cells for number crunching
 - Blade centers

[click](#)






BlueGene/L, 131072 p5 processors, 225 m²


Tietokoneen rakenne / 2007 / Liisa Marttinen 5.12.2007 Luento 11 - 42

STI Cell (Cell B.E.)

- Toshiba
 - All TV's in 2006?
 - § 1 cell, 2006?
- Mercury Computer Systems
 - Cell accelerator board (CAB) for PC's
 - 180 GFlops boost, Linux
- Blade servers
 - Mercury CTES
 - § Cell Technology Evaluation System
 - § 1-2 Dual-Cell Blades, Linux
 - IBM Blade Server
 - § 7 boards, 2 Cells each
 - § 2.8 TFlops, Linux



Mercury Dual-Cell Blade



IBM Blade Server prototype w/ 2 cells (2005)

Tietokoneen rakenne / 2007 / Liisa Marttinen 5.12.2007 Luento 11 - 43

Kehitys kulkee ...

- X86 => Pentium => Core => Nehalem
 - Superscalar
 - § Yhä tehokkaampaa liukuhihnatekniikan hyödyntämistä
 - Rinnakkaisia liukuhihnoja
 - Haarautumisten ennustaminen
 - Out-of order -suoritus
 - CISC => RISC muunnos
 - Hyperthreading = monistetaan osia suorittimesta
 - Chip -level multiprocessing
 - § Yhä useampi suorittimia samalla lastulla
 - Vektorikäskykanta
 - § Rinnakkaisista datan käsitteilyä
 - Välimuisti: useita tasoja, yhä suurempi välimuisti
 - § OX9650: 12 MB L2

Tietokoneen rakenne / 2007 / Liisa Marttinen 5.12.2007 Luento 11 - 44



Hieman eri suuntaan ...

- **Virrankulutus**
 - Kannettavat laitteet
 - Pakkaustiheys => kuumeneminen
- **Superskalaaripolku jo kuljettu loppuun?**
 - Ennustuslogiikan parantaminen tuo yhä pienemmän hyödyn => yksinkertaisempi CPU
 - § => Ohjelmallinen toteutus (Transmetan Crusoe, mutta muistin käyttö on hyvin hidasta!)
 - § => käantäjä hoittaa ja CPU saa käskyt paremmin järjestettynä (IA-64, Itanium2, CELL, ..)
- **Yhä useampia prosessoreita yhdellä lastulla**
 - Eri tehtäviä eri prosessoreilla
 - Prosessoreiden toiminnan koordinointi



Kertauskysymyksiä

- EPI C?
- Miksi käskynipun yhteydessä on template?
- Mitä tarkoitetaan predikoinnila?
- Kuinka se toimii?
- Mitä tarkoittaa kontrollispekuloointi?
- Entä dataspekuloointi?
- Miten rekistereitä käytetään aliohjelmakutsuissa?
- Mikä ero hyper-threadeillä ja multi-corella?