

## Tietokoneen rakenne

# IA-64 (Itanium)

Stallings: Ch 15

- Yleistä IA-64:stä
- Predikointi
- Spekuloointi
- Ohjelmoitu liukuhihna (software pipelining)
- Itanium 2

Intel Multi-core ja STI Cell

Tietokoneen rakenne / 2007 / Liisa Marttinen 5.12.2007 Luento 11 - 1

## EPIC (Explicit Parallel Instruction Computing)

▫ Rinnakkaisuus eslin jo konekielen tasolla, ei näkymättömässä siellä jossain laitetasolla

- Utta semantiikkaa konekielen tasolle
- Kääntäjä ratkoo riippuvuuteen liittyvät ongelmat, laitteisto (toteutus) luottaa siihen

- VLIW (Very Long Instruction Word)
  - Käsittelee käskyjä nippuissa (bundle)
- Hyppyjen predikointi, kontrollispekuloointi
  - Suorittaa useita haarautumispolkuja
- Spekulatiiviset multistinoudot myös datalle

Linkkiens kommentti IA-64-sta (2005): <http://www.realworldtech.com/forum/index.cfm?action=detail&id=60298&threadid=60123&roomid=2>

Tietokoneen rakenne / 2007 / Liisa Marttinen 5.12.2007 Luento 11 - 2

## IA-64 vs. Superskalaari

Superscalar	IA-64
RISC-like instructions, one per word	RISC-like instructions bundled into groups of three
Multiple parallel execution units	Multiple parallel execution units
Reorders and optimizes instruction stream at run time	Reorders and optimizes instruction stream at compile time
Branch prediction with speculative execution of one path	Speculative execution along both paths of a branch
Loads data from memory only when needed, and tries to find the data in the caches first	Speculatively loads data before its needed, and still tries to find data in the caches first
▫ IA-64 liikkeelle puhtaalta pöydältä <ul style="list-style-type: none"> <li>▫ unohta historiallinen painolasti</li> </ul>	▫ More transistors per chip
▫ HP ja Intel yhteistyössä <ul style="list-style-type: none"> <li>▫ HOW to use?</li> <li>▫ Bigger cache?</li> <li>▫ More processors?</li> <li>▫ More superscalar?</li> </ul>	<ul style="list-style-type: none"> <li>→ pipelining</li> <li>→ + RISC =&gt;</li> <li>super scalar</li> <li>→ more and</li> <li>→ more parallelism and speed</li> </ul>
Billions?	

Tietokoneen rakenne / 2007 / Liisa Marttinen 5.12.2007 Luento 11 - 3

## IA-64 Rakenne

▫ Paljon rekistereitä => ei uudelleennimeämisiä ja riippuvuuksien analysointia

▫ vähintään 8 suoritusyksikköä (riippuu lastun transistorien määrästä ja niitä hyödyntäään niin paljon kuin pystytään)

▫ GR-rekistereissä NaT-bitti (Not a Thing) => "myrkkyä"

GR = General-purpose or integer register  
FR = Floating-point or graphics register  
PR = One-bit predicate register  
EU = Execution unit

Tietokoneen rakenne / 2007 / Liisa Marttinen 5.12.2007 Luento 11 - 4

## Käskyformaatti

**nippu**

▫ Nouto muistista nippu kerrallaan

▫ Template (mallinne, kaavain)
 

- mitä voisi suorittaa rinnakkain
- mitä suoritusyksikköjä kukaan käsky tarvitsee

▫ PR: Käskyissä spekuloointiin liittyvä predikaattirekisteri
 

- 1-bittinen, tarkistetaan kommitointihetkellä

▫ Käskyissä tavallisesti 3 rekisteriä

▫ Load/Store -arkkitehtuuri

(Sta06 Fig 15.2)

Tietokoneen rakenne / 2007 / Liisa Marttinen 5.12.2007 Luento 11 - 5

## Toimintoyksiköt

(Sta06 Table 15.2, 15.3)

Template	Slot 0	Slot 1	Slot 2
00	M-unit	I-unit	I-unit
01	M-unit	I-unit	I-unit
02	M-unit	I-unit	I-unit
03	M-unit	I-unit	I-unit
04	M-unit	L-unit	X-unit
05	M-unit	L-unit	X-unit
08	M-unit	M-unit	I-unit
09	M-unit	M-unit	I-unit
0A	M-unit	M-unit	I-unit
0B	M-unit	M-unit	I-unit
0C	M-unit	F-unit	I-unit
0D	M-unit	F-unit	I-unit
0E	M-unit	M-unit	I-unit
0F	M-unit	M-unit	F-unit
10	M-unit	I-unit	B-unit
11	M-unit	I-unit	B-unit
12	M-unit	B-unit	B-unit
13	M-unit	B-unit	B-unit
16	B-unit	B-unit	B-unit
17	B-unit	B-unit	B-unit
18	M-unit	M-unit	B-unit
19	M-unit	M-unit	B-unit
1C	M-unit	F-unit	B-unit
1D	M-unit	F-unit	B-unit

▫ Max 6 käskyä suoritukseen per sykli

▫ Musta pystyviva = stop
 

- = Käskyjen välillä riippuvuus (ei tarvita NOP-käskyjä)

▫ Template kertoo, mitä käskyt voidaan suorittaa rinnakkain (parallel).

▫ Useita nippuja voidaan sijoittaa peräkkäin ja asettaa template-kenkilä sopivasti => esim. 8 rinn. käskyä.

Tietokoneen rakenne / 2007 / Liisa Marttinen 5.12.2007 Luento 11 - 6

### Symbolisen konekielen formaatti

```
[qp] mnemonic[.comps] dests = srcts
```

**qp** qualifying predicate register  
- jos predikaattirekisterin arvo=1 (true), commit

**mnemonic** operaation mnemoninen nimi

**comps** completers, eroteltu pilkuilla  
- jotkut käskyt muodostuvat kahdesta osasta

**dests** destination operands, eroteltu pilkuilla

**srcts** source operands, eroteltu pilkuilla

Tietokoneen rakenne / 2007 / Liisa Marttinen 5.12.2007 Luento 11 - 7

### Symbolisen konekielen formaatti

- n **Käskyryhmän rajat merkitään ;;**
  - u Vihje: nämä konekäskyt voi suorittaa rinnakkain
  - u Konekielessä template, jossa "musta pystyviiva"
  - u Ryhmän sisällä ei data- tai kirjoitusriippuvuutta ts. no read after write (RaW) tai no write after write (WaW)
  - u Entä antiriippuvuus (WaR)???

```
ld8 r1 = [r5]           // ensimmäinen ryhmä
sub r6 = r8, r9 ;;      // toinen ryhmä
add r3 = r1, r4         // paikan osoite r6:ssä
st8 [r6] = r12
```

Tietokoneen rakenne / 2007 / Liisa Marttinen 5.12.2007 Luento 11 - 8

### Tietokoneen rakenne

## Avainmekanismit

- n Predikointi
- n Kontrollispekuloointi
- n Dataspekuloointi
- n Ohjelmoitu liukuhihna

Intelin kalvo: <http://www.cs.helsinki.fi/u/kerola/tikra/IA64-Architecture.pdf>

Tietokoneen rakenne / 2007 / Liisa Marttinen 5.12.2007 Luento 11 - 9

### Predikoitu suoritus

#### Kääntäjä

- n Muodosta käskyniput, aseta template
  - u Kuva, mitkä käskyt voi suorittaa samanaikaisesti
  - u Käskyjen todellinen suoritusjärjestys kimpun sisällä voi olla mikä vain
- n Polsta if-then-else rakenteen hypyt
  - u Vertailu asettaa kaksi predikaattirekisteriä
  - u Kummankin haaran käskyihin mukaan oma predikaatti
  - u Kumpaakin haaraa tullaan suorittamaan

Intel kalvo 18

#### CPU

- n Suorita molemmat haarat
- n Tarkista predikaatti, kun vertailukäsky valmistuu
  - u Predikaatti on aina valmis kommitointivaiheessa?
  - u Hylkää väärä polku (käsky), hyväksy oikea polku

Tietokoneen rakenne / 2007 / Liisa Marttinen 5.12.2007 Luento 11 - 10

### Predikoitu suoritus

The diagram illustrates the execution flow for predicated instructions. It shows two parallel execution paths, P1 and P2, originating from a branch instruction. Path P1 executes instructions 4, 5, and 6. Path P2 executes instructions 7, 8, and 9. The paths converge at instruction 10. Annotations explain the assignment of predicate registers P1 and P2, the execution of instructions from both paths, and the handling of invalid paths.

(Sta06 Fig 15.3a)

Tietokoneen rakenne / 2007 / Liisa Marttinen 5.12.2007 Luento 11 - 11

### Predikoitu suoritus

**Source:**

```
if(a&&b)
  j=j+1
else
  if (c)
    k=k+1
  else
    k=k-1
  i=i+1;
```

**Pentium:**

```
cmp a,0
je L1
cmp b,0
je L1
add j,1
jmp L3
L1: cmp c,0
je L2
add k,1
jmp L3
L2: sub k,1
add i,1
L3: add i,1
```

**IA-64:**

```
cmp.eq(p1),p2 = 0,a ;;
(p2) cmp.eq(p1),p3 = 0,b
(p3) add j = 1,i
(p1) cmp.ne p4,p5 = 0,c
(p4) add k = 1,k
(p5) add k = -1,k
add i = 1,i
```

(Sta06 Fig 15.4)

Tietokoneen rakenne / 2007 / Liisa Marttinen 5.12.2007 Luento 11 - 12

## Load-spekuloinnit

- Alolta datan lataamisen muistista etukäteen**
  - = spekulatiivinen load
  - Valmiina CPU:ssa kun tarvitaan, ei latenssia
  - Yleensä helppoa, mutta ei, jos välissä haarautumisen/store
- Välissä haarautuminen?**
  - Spekuloitu load voi aiheuttaa keskeytyksen, jota ei olisi koskaan pitänyt tapahtua
- Välissä store?**
  - Spekuloitu load voi kohdistua samaan muistipaikkaan, jota store on juuri muuttamassa

Comp R1, =Limit  
JLE Done  
Load R5, Table(R1)  
...

...  
Store R1, (R3)  
Load R5, (R4)  
...

Tietokoneen rakenne / 2007 / Liisa Marttinen 5.12.2007 Luento 11 - 13

## Kontrollispekuloointi

Intel kalvo 26

- Kontrollispekuloointi = nostaa (hoist) load-käsky alemaksi koodissa hyppykäskyn etupuolelle**
  - Merkitse se kuitenkin spekulatiiviseksi (.s)
  - Jos spekuloointi aiheuttaa poikkeksen, sen käsitteily viivästetään (NaT bitti)
    - On mahdollista, että kyseistä poikkeusta ei pitänyt tapahtua!
  - Lisää alkuperäiseen kohtaan chk-käsky (chk.s), joka tarkistaa poikkeksen ja käynnistää recovery-rutiinin

je L2  
ld8\_r1=[r5]  
use r1 →  
je L2  
chk.s r1,recovery  
use r1 ← completer

Tietokoneen rakenne / 2007 / Liisa Marttinen 5.12.2007 Luento 11 - 14

## Kontrollispekuloointi

Intel kalvo 27-28

(Sta06 Fig 15.3b)

Tietokoneen rakenne / 2007 / Liisa Marttinen 5.12.2007 Luento 11 - 15

## Dataspekuloointi

Intel kalvo 29-30

- Nosta load-käsky alemaksi koodissa store-käskyn etupuolelle**
  - Merkitse se ennakkolaatimiseksi (.a eli advanced load)
  - Lisää alkuperäiseen paikkaan tarkistus (.c)
- ALAT ell Advanced Load Address Table (laitteisto) pitää kirjaan loadissa käytetyistä osoitteista**
  - Kukin load vie kohdeosoiteen ALAT-tauluun
  - Kukin store poistaa kohteesta ALAT-taulusta
  - Load-tarkistus (.c): Jos kohde ei taulussa, lataa uudelleen

je L1  
ld8\_a r1=[r5]  
je L1  
st8 [r3] = r13  
ld8\_c r1 = [r5]

Alias-ongelma:  
r3 ja r5 voivat osoittaa samaan paikkaan

Intel kalvo 31

Tietokoneen rakenne / 2007 / Liisa Marttinen 5.12.2007 Luento 11 - 16

## Ohjelmoitu liukuhihna

Software pipelining

- Laitteiston silmukan purkamiseksi s.e. voldaan suorittaa useita iteratioloi samanaikaisesti
- Rinnakkaisuus syntyy suorittamalla eri iteratiokierroksia kuuluvia toimintoja yhtäaikaa
- Kukin iteratiokierros käyttää eri rekistereitä
  - Automaattinen rekistereiden uudelleennimeäminen
- Alku (prolog) ja loppu (epilog) erikoistapauksina rotatoivan predikaattirekisterin avulla
- Silmukan hyppykäsky korvattu erityiskaskyllä, joka kontrolloi ohjelmoidun liukuhihnan käyttöä
  - Rotatoi rekisterit, vähentää silmukkalaskuria

Why called software pipeline?

for i=5 to 1 do y[i] = x[i] + c

mov lc = 5  
L1: ld4 r4 = [r5],4 ;;  
add r7 = r4,r9 ;;  
st4 [r6] = r7,4  
br.cloop L1 ;;

ld4 r32 = [r5], 4 ; // cycle 0  
ld4 r33 = [r5], 4 ; // cycle 1  
ld4 r34 = [r5], 4 // cycle 2  
add r36 = r32, r9 ;; // cycle 2

ld4 r35 = [r5], 4 // cycle 3  
add r37 = r33, r9 // cycle 3  
st4 [r6] = r36, 4 ; // cycle 3

ld4 r36 = [r5], 4 // cycle 4  
add r38 = r34, r9 // cycle 4  
st4 [r6] = r37, 4 ; // cycle 4

add r39 = r35, r9 // cycle 5  
st4 [r6] = r38, 4 ; // cycle 5

add r40 = r36, r9 // cycle 6  
st4 [r6] = r39, 4 ; // cycle 6

st4 [r6] = r40, 4 ; // cycle 7

Vähän käskeytason rinnakkaisuutta, pieni koodi  
Paljon suoritusaiasta rinnakkaisuutta!  
Operoi eri iteratioreiden rekistereillä samanaikaisesti

Cycle 0 Cycle 1 Cycle 2 Cycle 3 Cycle 4 Cycle 5 Cycle 6 Cycle 7

Prolog Kernel Epilog

Intel kalvo 25

Tietokoneen rakenne / 2007 / Liisa Marttinen 5.12.2007 Luento 11 - 18

## Ohjelmoidun liukuhihnan idea

for i=5 to 1 do y[i] = x[i] + c

mov lc = 5  
L1: ld4 r4 = [r5],4 ;;  
add r7 = r4,r9 ;;  
st4 [r6] = r7,4  
br.cloop L1 ;;

ld4 r32 = [r5], 4 ; // cycle 0  
ld4 r33 = [r5], 4 ; // cycle 1  
ld4 r34 = [r5], 4 // cycle 2  
add r36 = r32, r9 ;; // cycle 2

ld4 r35 = [r5], 4 // cycle 3  
add r37 = r33, r9 // cycle 3  
st4 [r6] = r36, 4 ; // cycle 3

ld4 r36 = [r5], 4 // cycle 4  
add r38 = r34, r9 // cycle 4  
st4 [r6] = r37, 4 ; // cycle 4

add r39 = r35, r9 // cycle 5  
st4 [r6] = r38, 4 ; // cycle 5

add r40 = r36, r9 // cycle 6  
st4 [r6] = r39, 4 ; // cycle 6

st4 [r6] = r40, 4 ; // cycle 7




Cycle 0 Cycle 1 Cycle 2 Cycle 3 Cycle 4 Cycle 5 Cycle 6 Cycle 7


Prolog Kernel Epilog

Intel kalvo 25

Tietokoneen rakenne / 2007 / Liisa Marttinen 5.12.2007 Luento 11 - 18

Koodi																																																																																																																																																																	
<pre> mov lc = 199          // set loop count register mov ec = 4            // set epilog count register mov pr.rot = 1&lt;&lt;16;; // pr16 = 1, rest = 0 L1: (p16) ld5 r32 = [r5], 4      // cycle 0 (p17) ---           // empty stage (p18) add r35 = r34, r9      // cycle 0 (p19) st4 [r6] = r36, 4      // cycle 0 br.ctop L1;;         // cycle 0         </pre> <p>Koodi s.555</p>																																																																																																																																																																	
<table border="1"> <thead> <tr> <th>Cycle</th> <th colspan="3">Execution Unit/Instruction</th> <th colspan="6">State before br.stop</th> </tr> <tr> <th></th> <th>M</th> <th>I</th> <th>B</th> <th>p16</th> <th>p17</th> <th>p18</th> <th>p19</th> <th>LC</th> <th>EC</th> </tr> </thead> <tbody> <tr> <td>0</td> <td>ld4</td> <td></td> <td></td> <td>br.ctop</td> <td>1</td> <td>0</td> <td>0</td> <td>0</td> <td>199</td> <td>4</td> </tr> <tr> <td>1</td> <td>ld4</td> <td></td> <td></td> <td>br.ctop</td> <td>1</td> <td>1</td> <td>0</td> <td>0</td> <td>198</td> <td>4</td> </tr> <tr> <td>2</td> <td>ld4</td> <td>add</td> <td></td> <td>br.ctop</td> <td>1</td> <td>1</td> <td>1</td> <td>0</td> <td>197</td> <td>4</td> </tr> <tr> <td>3</td> <td>ld4</td> <td>add</td> <td>st4</td> <td>br.ctop</td> <td>1</td> <td>1</td> <td>1</td> <td>1</td> <td>196</td> <td>4</td> </tr> <tr> <td>...</td> </tr> <tr> <td>100</td> <td>ld4</td> <td>add</td> <td>st4</td> <td>br.ctop</td> <td>1</td> <td>1</td> <td>1</td> <td>1</td> <td>99</td> <td>4</td> </tr> <tr> <td>...</td> </tr> <tr> <td>199</td> <td>ld4</td> <td>add</td> <td>st4</td> <td>br.ctop</td> <td>1</td> <td>1</td> <td>1</td> <td>0</td> <td>0</td> <td>4</td> </tr> <tr> <td>200</td> <td></td> <td>add</td> <td>st4</td> <td>br.ctop</td> <td>0</td> <td>1</td> <td>1</td> <td>1</td> <td>0</td> <td>3</td> </tr> <tr> <td>201</td> <td></td> <td>add</td> <td>st4</td> <td>br.ctop</td> <td>0</td> <td>0</td> <td>1</td> <td>1</td> <td>0</td> <td>2</td> </tr> <tr> <td>202</td> <td></td> <td></td> <td>st4</td> <td>br.ctop</td> <td>0</td> <td>0</td> <td>0</td> <td>1</td> <td>0</td> <td>1</td> </tr> <tr> <td></td> <td></td> <td></td> <td></td> <td></td> <td>0</td> <td>0</td> <td>0</td> <td>0</td> <td>0</td> <td>0</td> </tr> </tbody> </table>										Cycle	Execution Unit/Instruction			State before br.stop							M	I	B	p16	p17	p18	p19	LC	EC	0	ld4			br.ctop	1	0	0	0	199	4	1	ld4			br.ctop	1	1	0	0	198	4	2	ld4	add		br.ctop	1	1	1	0	197	4	3	ld4	add	st4	br.ctop	1	1	1	1	196	4	...	...	...	...	...	...	...	...	...	...	...	100	ld4	add	st4	br.ctop	1	1	1	1	99	4	...	...	...	...	...	...	...	...	...	...	...	199	ld4	add	st4	br.ctop	1	1	1	0	0	4	200		add	st4	br.ctop	0	1	1	1	0	3	201		add	st4	br.ctop	0	0	1	1	0	2	202			st4	br.ctop	0	0	0	1	0	1						0	0	0	0	0	0
Cycle	Execution Unit/Instruction			State before br.stop																																																																																																																																																													
	M	I	B	p16	p17	p18	p19	LC	EC																																																																																																																																																								
0	ld4			br.ctop	1	0	0	0	199	4																																																																																																																																																							
1	ld4			br.ctop	1	1	0	0	198	4																																																																																																																																																							
2	ld4	add		br.ctop	1	1	1	0	197	4																																																																																																																																																							
3	ld4	add	st4	br.ctop	1	1	1	1	196	4																																																																																																																																																							
...	...	...	...	...	...	...	...	...	...	...																																																																																																																																																							
100	ld4	add	st4	br.ctop	1	1	1	1	99	4																																																																																																																																																							
...	...	...	...	...	...	...	...	...	...	...																																																																																																																																																							
199	ld4	add	st4	br.ctop	1	1	1	0	0	4																																																																																																																																																							
200		add	st4	br.ctop	0	1	1	1	0	3																																																																																																																																																							
201		add	st4	br.ctop	0	0	1	1	0	2																																																																																																																																																							
202			st4	br.ctop	0	0	0	1	0	1																																																																																																																																																							
					0	0	0	0	0	0																																																																																																																																																							
<p>Tietokoneen rakenne / 2007 / Liisa Marttinen 5.12.2007 Luento 11 - 19</p>																																																																																																																																																																	





**Sovelluksen rekisterit**

Sta06 Fig 15.7

Kernel registers (KR0-7)	Convey information from the operating system to the application.
Register stack configuration (RSC)	Controls the operation of the register stack engine(RSE)
RSE Backing store pointer (BSP)	Holds the address in memory that is the save location for RSE in the current stack frame.
RSE Backing store pointer to memory stores (BSPSTORE)	Holds the address in memory to which the RSE will split the next value.
RSE NaT collection register (RNAT)	Used by the RSE to temporarily hold NaT bits when it is spilling general registers.
Compare and exchange value (CCV)	Contains the compare value used as the third source operand in the cmpxchg instruction.
User NaT collection register (UNAT)	Used to temporarily hold NaT bits when saving and restoring general registers with the lds flld and sts spil instructions.
Floating-point status register (FPSR)	Controls traps, rounding mode, precision control, flags, and other control bits for floating-point instructions.
Interval time counter (ITC)	Counts up at a fixed relationship to the processor clock frequency.
Previous function state (PFS)	Saves value in CPM register and related information.
Loop count (LC)	Used in counted loops and is decremented by counted-loop-type branches.
Epiloop count (EC)	Used for counting the final (epilog) state in modulo-scheduled loops.

Tietokoneen rakenne / 2007 / Liisa Marttinen 5.12.2007 Luento 11 - 26







(Sta06 Table 15.5)



- Itanium 2**
- itanium2 logo
- Toteutettu IA-64 arkkitehtuuri, 2002
  - Yksinkertaisempi kuin perInteliin superskalaari CPU
    - Ei resurssien "varaustasemia"
    - Ei uudelleenjärjestelypuskureita (ROB)
    - Ei suuria määriä uudelleennimeämiskokereita
    - Ei logikkapiirejä riippuvuuksien selvittelyyn
    - Käätäjä ratkonut riippuvuudet eksplisiittisesti
  - Suuri osoiteavaruus
    - Pienin yksikkö: 1, 2, 4, 8, 10, 16 tavua
    - Suositus: kohdena luonnonlisille rajoille
  - Tukee sekä Big-endian että Little-endian muotoja
- Tietokoneen rakenne / 2007 / Liisa Marttinen 5.12.2007 Luento 11 - 28

- Itanium 2**
- Leveä ja nopea väylä: 128b, 6.4 Gbps
  - Paranneltu välimuistihierarkia
    - L1: erilliset 16KB + 16KB, joukkoass. (4-way), 64B rivit
    - L2: yhdistetty 256KB, joukkoass. (8-way), 128B rivit
    - L3: yhdistetty, 3MB, joukkoass. (12-way), 64B rivit
    - Kaikki on-chip, pienemmät latenssit
  - TLB hierarkia
    - I-TLB L1: 32 alkiota, assosiaatiivinen
    - L2: 128 alkiota, assosiaatiivinen
    - D-TLB L1: 32 alkiota, assosiaatiivinen
    - L2: 128 alkiota, assosiaatiivinen
- Tietokoneen rakenne / 2007 / Liisa Marttinen 5.12.2007 Luento 11 - 29

- Muistinhallinta**
- Muistihierarkia näkyy myös sovellukselle
  - = mahdollisuus antaa vihjeitä
    - Noutojärjestys: varmista, että aiemmat operaatiot valmiita
    - Paikallisuus: nouda paljon/vähän lohkoja välimuistiin
    - Ennaltanoto: milloin siirtää lähemmäs CPU:ta
    - Tyhjennys: rivin invalidointi, kirjoituspolitiikka
  - Implisiittinen kontrolli (polssulkeminen)
    - Muistipaikan ja rekisterien sisältöjen vaihto
    - Vakion lisääminen muistipaikkaan
  - Mahdollisuus kerätä suorituskykydataa
    - Jotta voi antaa parempia vihjeitä...
- Tietokoneen rakenne / 2007 / Liisa Marttinen 5.12.2007 Luento 11 - 30



## Intel Multi-Core Core-Architecture

- 2 or more (> 100?) complete cores in one chip
  - No more hyper-threading
  - Simpler structure, less power
  - Private L1 cache
  - Private or shared L2 cache?
- Intel Core 2 Duo E6700
  - 128-bit data path
  - Private 32 KB L1 data cache
  - Private 32 KB L1 instr. Cache (for micro-ops)
  - Shared/private 4 MB L2 data cache

[Click 1 or 2 for Torres articles](#) [Click for Pawłowski article](#)

<http://www.hardwaresecrets.com/article/366>

Tietokoneen rakenne / 2007 / Liisa Marttinen 5.12.2007 Luento 11 - 36

## Tietokoneen rakenne

### STI Cell Broadband Engine

[http://researchweb.watson.ibm.com/journal/rd/494/kahle.html](#)

Tietokoneen rakenne / 2007 / Liisa Marttinen 5.12.2007 Luento 11 - 38

## Tausta

- Yksinkertalistaan CPU:n tolmintaan
  - Yksinkertaisia, mutta suorituskykyisiä yksiköitä
    - § Useita tehokkaita vektoriprosessointiin erikoistuneita 'työjuhja' (SPE), joiden toimintaa saätlee 'työnjohtaja' (PPE)
  - PPE on tavallinen 64 b PowerPC with VMX
    - § RISC arkkitiekuuri, kaksisäikeinen, in-order, yksinkertainen ennustuslogiikka => Kaantajan tulee huolehti järjestelystä
  - SPE saa tehtävät kokonaисina
    - § Data + koodi
    - § 256 KB:n oma muisti, ei välimuistia
    - § 128 rekisteriä a' 128 bittiä, 64 GB/s
    - § 2 liukuihaha: even, odd
    - § Ei mitään hyppynnustuslogiikkaa, "branch hint"-käsky

Tietokoneen rakenne / 2007 / Liisa Marttinen 5.12.2007 Luento 11 - 39

## STI Cell Broadband Engine

- Sony-Toshiba-IBM (STI)
  - James Kahle, IBM
- 1 PowerPC PPE
  - Power Processing Element
  - 32 KB L1 data and instr. caches
  - 256KB L2 cache
  - MMU with virtual memory
  - 2 hyper-threads
  - "normal programs"
- 8 SPE's
  - Synergistic Processor Elements
  - 256KB local data/instr memory
  - Receive code/data packets from off-chip main memory

<http://researchweb.watson.ibm.com/journal/rd/494/kahle.html>

Tietokoneen rakenne / 2007 / Liisa Marttinen 5.12.2007 Luento 11 - 40

## STI Cell Broadband Engine

- Programming Models for SPE use
  - Function offload Model
    - § Run some functions at SPE's
  - Device Extension Model
    - § SPE as front-end for some device
  - Computational Acceleration Model
    - § SPE's do most of computation
  - Streaming Models
    - § Data flow from SPE to SPE
  - Shared-mem multiprocessor Model
    - § Local store as cache
    - § Cache coherent shared memory
  - Asymmetric Thread Runtime Model

[Click for Kahle et al article](#) <http://researchweb.watson.ibm.com/journal/rd/494/kahle.html>

Tietokoneen rakenne / 2007 / Liisa Marttinen 5.12.2007 Luento 11 - 41

## STI Cell (Cell B.E.)

- Sony
  - Playstation 3 (4 cells)
- IBM
  - Roadrunner supercomputer (2006-2008)
    - § \$110M, 1100 m<sup>2</sup>, Linux
    - § Peak 1.6 petaflops ( $1.6 \times 10^{15}$  flops)
      - Sustained 1 petaflops
    - § Over 16000 AMD Opterons for file ops and communication (e.g.)
      - Normal servers
    - § Over 16000 Cells for number crunching
      - Blade centers





BlueGene/L, 131072 p5 processors, 225 m<sup>2</sup>

Tietokoneen rakenne / 2007 / Liisa Marttinen 5.12.2007 Luento 11 - 42

### STI Cell (Cell B.E.)

- Toshiba
  - All TV's in 2006?  
§ 1 cell, 2006?
- Mercury Computer Systems
  - Cell accelerator board (CAB) for PCs
  - 180 GFlops boost, Linux
- Blade servers
  - Mercury CTES
    - § Cell Technology Evaluation System
    - § 1-2 Dual-Cell Blades, Linux
  - IBM Blade Server
    - 7 boards, 2 Cells each
    - 2.8 TFlops, Linux

  
Mercury Dual-Cell Blade

  
IBM Blade Server prototype w/ 2 cells (2005)

Tietokoneen rakenne / 2007 / Liisa Marttinen 5.12.2007 Luento 11 - 43

### Kehitys kulkee ...

- X86 => Pentium => Core => Nehalem
- Superscalar
  - § Yhä tehokkaampaa liukuhihnatekniikan hyödyntämistä
    - Rinnakkaisia liukuhihnoja
    - Haarautumisten ennuksenminen
    - Out-of order -suoritus
    - CISC => RISC muunnos
    - Hyperthreading = monistetaan osia suorittimesta
- Chip-level multiprocessing
  - § Yhä useampi suorittimia samalla lastulla
- Vektorikäskykanta
  - § Rinnakkaisista datan käsittelyä
- Välimuisti: useita tasuja, yhä suurempi välimuisti
  - § OX9650: 12 MB L2

Tietokoneen rakenne / 2007 / Liisa Marttinen 5.12.2007 Luento 11 - 44

### Hieman eri suuntaan ...

- Virrankulutus
  - Kannettavat laitteet
  - Pakkaustiheys => kuumeneminen
- Superskalaari-polku jo kuljettu loppuun?
  - Ennustuslogiikan parantaminen tuo yhä pienemmän hyödyn => yksinkertaisempi CPU
    - § => Ohjelmallinen toteutus (Transmeta Crusoe, mutta muistin käyttö on hyvin hidastal)
    - § => käänräjä hoitaa ja CPU saa käskyt paremmin järjestettyinä (IA-64, Itanium2, CELL, ...)
- Yhä useampla prosessorieita yhdellä lastulla
  - Eri tehtäviä eri prosessoreilla
  - Prosessoreiden toiminnan koordinointi

Tietokoneen rakenne / 2007 / Liisa Marttinen 5.12.2007 Luento 11 - 45

### Kertauskysymyksiä

- EPIC?
- Miksi käskynipun yhteydessä on template?
- Mitä tarkoitetaan predikoinilla?  
Kuinka se toimii?
- Mitä tarkoitetaan kontrollispekulointi?  
Entä dataspekulointi?
- Miten rekistereitä käytetään aliohjelmakutsuissa?
- Mikä ero hyper-threadeillä ja multi-corella?

Tietokoneen rakenne / 2007 / Liisa Marttinen 5.12.2007 Luento 11 - 46