



Superskalaari- prosessointi



Stallings: Ch 14

- n Käskyjen väliset riippuvuudet
- n Rekistereiden uudelleennimeäminen
- n Pentium / PowerPC



Superskalaariprosessointi


n Tavoite

- u Nopeuttaa skalaarikäskyjen prosessointia

n Useita itsenäisiä liukuhihnoja

- u Ei siis pelkästään enemmän vaiheita liukuhihnalla


Reference	Speedup
[TJAD70]	1.8
[KUCK72]	8
[WEIS84]	1.58
[ACOS86]	2.7
[SOHI90]	1.8
[SMIT89]	2.3
[JOUP89b]	2.2
[LEE91]	7



(Sta06 Fig 14.1, Tbl 14.1)



Superskalaariprosessointi





Superskalaariprosessointi

- n Muistin käytön oltava tehokas
 - u Nouda useita käskyjä yhtäaikaan, ennaltanouto
 - u Datan nouto / talletus
 - u Rinnakkaisuus
- n Saman prosessin useita käskyjä yhtäaikaan suorituksessa eri liukuhihnoilla
 - u Valitse noudetuista sopivassa järjestyksessä suoritukseen (in-order issue/out-of-order issue)
- n Enemmän kuin yksi käsky valmistuu per sykli
 - u Saattavat valmistua eri järjestyksessä kuin aloitettu (out-of-order completion)
- n Milloin käsky saa valmistua ennen edeltävää käskyä?




Tutut riippuvuudet

```
add r1,r2  
move r3,r1
```

- n **Datariippuvuus** (True Data/Flow Dependency)
 - u write-read (Read after Write, RaW) riippuvuus
 - u Jäljempi käsky tarvitsee edeltävän tuottamaa dataa
- n **Kontrolliriippuvuus** (Procedural/Control Dependency)
 - u Hyppyä seuraavat käskyt suoritetaan vain, jos hyppy ei toteudu
 - u Superskalaarihihnalla hukattavana enemmän käskyjä
 - u Vaihtelevanpituisten käskyjen lisäosista tietoa vasta suoritettaessa
- n **Resurssiriippuvuus** (Resource Conflict)
 - u Yksi tai useampi liukuhihna osa tarvitsee samoja resursseja
 - u Muistipuskuri, ALU, pääsy rekisterijoukkoon, ...



Tutut riippuvuudet





Uudet riippuvuudet

Nimiriippuvuudet =

n Kirjoitusriippuvuus (Output Dependency)

- u write-after-write (WaW) riippuvuus
- u Kun kaksi käskyä muuttaa samaa rekisteriä tai muistipaikan sisältöä, niin alkuperäisessä koodissa jäljempänä oleva talletus jäätävä voimaan

```
load r1, X  
add r2, r1, r3  
add r1, r4, r5
```

n Antiriippuvuus (Antidependency, Read-write dependency)

- u Write-after-read (WaR) riippuvuus
- u Edeltävän käskyn ehdittävä noutaa rekisterin tai muistipaikan sisältö, ennenkuin jäljempi käsky tallettaa sinne uuden arvon

```
move r2, r1  
add r1, r4, r5
```

n Aliakset?

- u Esim. Kaksi rekisteriä osoittaa epäsuorasti samaan muistipaikkaan

40(R1) vs. 0(R2)



Kuinka käsitellä riippuvuudet?

n Peruslähtökohta

- u Kaikki riippuvuudet käsitellään jollain tavoin

n Perusratkaisu (kuten ennenkin)

- u laitteisto huomaa riippuvuuden, pysäyttää liukuhihnan odottamaan (bubble)

n Ratkaisu 2

- u Kääntäjä generoi käskyt sellaisessa järjestyksessä, että riippuvuuksia ei tule
- u Tällöin ei tarvita erityislaitteistoa
 - § Yksinkertaisempi suoritin, jonka ei tarvitse havaita riippuvuuksia
- u Kääntäjän laatijan tunnettava kohdeprosessorin toiminta tarkoin



Rinnakkaisuus

n Käskytason rinnakkaisuus (Instruction-level parallelism)

- u Montako käskyä pystyttäisiin teoreettisesti suorittamaan rinnakkain

- § Riippuu suoritettavasta koodista

```
load r1 • r2
```

```
add r3 • r3+1
```

```
add r4 • r4, r2
```

n Konetason rinnakkaisuus (Machine parallelism)

- u Todellinen rinnakkaisuus

- u Mitä tietty kone tai arkkitehtuuri todella voi tehdä rinnakkain

- § Montako käskyä voi hakea yhtäaikaan?

- § Montako käskyä voi suorittaa yhtäaikaan?

```
add r3 • r3+1
```

```
add r4 • r3, r2
```


```
load r0 • r4
```

- ~ Montako liukuhihnaa käytettävissä


- u Aina pienempi kuin käskytason rinnakkaisuus

- § Riippuvuudet?

- § Huonosti optimoitu toteutus?



Superskalaariprosessointi



in-order issue vs.
out-of-order issue

in-order complete vs.
out-of-order complete

issue ~ laukaisu, liikellelaskeminen

dispatch ~ vuorottaminen, lähettää suorittamaan

(Sta06 Fig 14.6)



Superskalaariprosessointi

- n **Käskyjen nouto muistista**
 - u Hyppyjen ennustus ž ennaltanouto muistista CPU:hun
 - u Valintaikkuna (window-of-execution)
 - ~ Muistista noudetut käskyt
- n **Käskyn päästäminen liukuhihnalle (dispatch/issue)**
 - u Selvitä data-, kontrolli- ja resurssiriippuvuudet
 - u Uudelleenjärjestele, päästä sopivat liukuhihnoille
 - u Valittujen päästävä etenemään ilman odotusjaksoja
 - u Jos sopivaa ei löydy, odotuta tässä kohtaa
- n **Kun suoritus valmistuu (complete, retire)**
 - u Hyväksy tai hylkää (commit/abort)
 - u Selvitä kirjoitus- ja antiriippuvuudet
 - ž odota / järjestä uudelleen (reorder)




In-order issue, in-order complete

- n Se perinteinen peräkkäisjärjestys
- n Ei käyttöä valintaikkunalle
- n Käskyjä hihnoille vain alkuperäisessä järjestyksessä
 - u Kääntäjä huolehtinut pääosin riippuvuuksista
 - u Tarkista silti riippuvuus edeltäjistä
 - u Tsekkaa etenemisvauhti, jätä tarvittaessa kuplia
 - u Voi päästää useita yhtäaikaakin baanalle
- n Valmistuminen vain alkuperäisessä järjestyksessä
 - u Viereisellä baanalla ei saa ohittaa
 - u Useita voi valmistua yhtäaikaan
 - u Commit/Abort



In-order issue, in-order complete

Nouto 2 käskyä kerralla
I1 tarvitsee suoritukseen 2 sykliä
I3 ja I4: resurssiriippuvuus
I5 (käyttää) ja I4 (tuottaa): datariippuvuus
I5 ja I6: resurssiriippuvuus



(Sta06 Fig 14.4a)



In-order issue, out-of-order complete

- n Kuten edellinen, mutta
 - Salli valmistua eri järjestyksessä kuin käskyjä aloitettu
 - Huolehdi kirjoitus- ja antiriippuvuudesta ennen tulosten kirjoittamista


Nouto 2 käskyä kerralla

I1 tarvitsee suoritukseen 2 sykliä

I3 ja I4: resurssiriippuvuus

I5 (käyttää) ja I4 (tuottaa): datariippuvuus

I5 ja I6: resurssiriippuvuus




(Sta06 Fig 14.4b)



Out-of-order issue, out-of-order complete

- n Päästä käskyjä liikkeelle parhaaksi katsotussa järjestyksessä
 - u Tarvitaan valintaikkuna
- n Salli valmistuminen parhaaksi katsotussa järjestyksessä
 - u Huolehdi kirjoitus- ja antiriippuvuudesta

**Se oikea, aito
superskalaari-
prosessori**



Out-of-order issue, Out-of-order complete


Nouto 2 käskyä kerralla

I1 tarvitsee suoritukseen 2 sykliä

I3 ja I4: resurssiriippuvuus

I5 (käyttää) ja I4 (tuottaa): datariippuvuus

I5 ja I6: resurssiriippuvuus




↑
apupuskuri,
ei lisävaihe

(Sta06 Fig 14.4c)



Rekistereiden uudelleennimeäminen

- n Ongelman syynä usein se, että toisistaan riippumattomille asioille käytetty samaa rekisteriä
 - u Käskyjen välille syntyy riippuvuus, tarpeettomasti
 - u Odoteltava, että edellinen valmistuu
- n Ratkaisu: Rekistereiden uudelleennimeäminen
 - u Laitteistossa enemmän rekistereitä kuin ohjelmoijalle näkyy
 - u Laitteisto allokoit todelliset rekisterit suoritusajana
 - u Allokointi s.e. vältetään nimiriippuvuus
- n Tarvitaan
 - u Enemmän sisäisiä työrekistereitä (rekisterijoukot), esim. Pentium II:ssa 40 työrekisteriä
 - u Laitteistoa, joka allokoit työrekistereitä ja pitää kirjaa ohjelmoijalle näkyvistä rekistereistä



Rekistereiden uudelleennimeäminen

Kirjoitusriippuvuus (WaW):

i3 ei saa valmistua ennen i1:stä

Antiriippuvuus (RaW):

i3 ei saa valmistua ennenkuin i2 lukenut arvon R3:sta

Uudelleennimeä R3 s.e. käytössä
työrekisterit R3a, R3b, R3c
Muut rekisterit vastaavasti:
R4b, R5a, R7b

Ei enää nimiriippuvuuksia!

$$\begin{array}{ll} \mathbf{R3 \cdot R3 + R5} & \mathbf{(i1)} \\ \mathbf{R4 \cdot R3 + 1} & \mathbf{(i2)} \\ \mathbf{R3 \cdot R5 + 1} & \mathbf{(i3)} \\ \mathbf{R7 \cdot R3 + R4} & \mathbf{(i4)} \end{array}$$

$$\begin{array}{ll} \mathbf{R3b \cdot R3a + R5a} & \mathbf{(i1)} \\ \mathbf{R4b \cdot R3b + 1} & \mathbf{(i2)} \\ \mathbf{R3c \cdot R5a + 1} & \mathbf{(i3)} \\ \mathbf{R7b \cdot R3c + R4b} & \mathbf{(i4)} \end{array}$$

Miksi R3a ja R3b?



Lisälaitteiston vaikutus

n base: out-of-order issue


(Sta06 Fig 14.5)

n +ld/st: base ja lisäksi kaksi load/store yksikköä datavälimuistille

n +alu: base ja lisäksi kaksi ALUa


Window size (construction) 8 16 32

Speedup Without renaming



Speedup

With renaming





Yhteenveto

- n Useita toiminnallisesti itsenäisiä yksiköjä
- n Muistihierarkian tehokas käyttö
 - u Sallii useita rinnakkaisia muistinoutoja/talletuksia
- n Käskyjen ennaltanouto
 - u Hyppyjen ennustuslogiikka
- n Laitetason logiikka riippuvuuksien huomaamiseksi
 - u Ohituspiirit, joilla tieto heti suoraan toiselle yksikölle samaan aikaan kuin tulos rekisteriin tai muistiin
- n Laitetason logiikka useiden riippumattomien käskyjen liikkeellesaattamiseksi (issue)
 - u Riippuvuudet ž järjestys
- n Laitetason logiikka huolehtii käskyjen oikeasta valmistumisjärjestyksestä (completion)
 - u Riippuvuudet ž commit

Sta06 Fig 14.6




Tietokoneen rakenne

Pentium 4




Pentium 4





Liukuhihna

- n Ulospäin CISC -käskeykanta (IA-32)
- n Suoritus kuitenkin mikro-operaatioina kuten RISC
 - u Nouda CISC-käskey ja muodosta siitä mikro-operaatiot (μ ops) L1 tason välimuistiin (trace cache)
 - u Hihnan loppuosa operoi vakiopituisilla μ -operaatioilla (118b)
- n Pitkä liukuhihna
 - u Lisävaiheet (5 ja 20) signaalien etenemisviipeen vuoksi



TC Next IP = trace cache next instruction pointer

TC Fetch = trace cache fetch

Alloc = allocate

Rename = register renaming

Que = micro-op queuing

Sch = micro-op scheduling

Disp = Dispatch

RF = register file

Ex = execute

Flgs = flags

Br Ck = branch check

(Sta06 Fig 14.8)



Mikro-operaatioiden generointi

Sta06 Fig 14.9a-f

- a) Nouda IA-32 käsky L2 välimuistista ja generoi mikro-operaatiot L1 tason välimuistiin (trace cache)
 - u Käskyille oma TLB, hyppyjen kohteille oma BTB
 - u Staattinen hyppyjen ennustus
 - § taaksepäin "taken", eteenpäin "not taken"
 - u 1-4 μ ops per käsky, monimutkaisemmat ROM-muistissa
- b) Määritä Trace-Cache-IP:n arvo mikro-operaatiolle
 - u Dynaaminen hyppyjen ennustus (4-bit)
 - u 512 alkion joukkoassosiatiivinen kohdepuskuri BTB (branch target buffer), joukon koko 4
- c) Nouda operaatio L1 tason välimuistista
- d) Drive – odotusjakso



Resurssien allokointi

Sta06 Fig 14.9a-f

e) Allokoi resurssit, rekistereiden uudelleennimeäminen

- u 3 operaatiota per sykli
- u Varaa alkio uudelleenjärjestelypuskurista (126:sta) (reorder buffer, ROB)
- u Varaa tulokselle yksi 128 sisäisestä työrekisteristä ja mahd. yksi load ja yksi store puskuri (48:sta ja 24:stä)
- u Poista nimirippuvuuksia rekistereiden uudelleennimeämisellä
- u Allokoi alkio mikro-operaatioiden valintajonosta
- u Jos ei vapaita resursseja, odota (ž out-of-order)

n ROB-alkiossa kirjanpito operaation etenemisestä hinnalla

- u Mikro-operaatio, ja alkuperäisen IA-32 käskyn osoite
- u State: scheduled, dispatched, completed, ready
- u Register Alias Table (RAT):
mikä IA-32 rekisteri ž mikä työrekisteri



Window of Execution

Sta06 Fig 14.9a-f

f) 2 FIFO jonoa mikro-operaatioiden valitsemiseksi

- u Tarvittavat resurssit saatavilla, ei riippuvuutta
- u Muistiin viittaaville oma, muille oma

g) Mikro-operaatioiden nouto jonoista (scheduling)

Sta06 Fig 14.9g-l

h) Päästäminen liukuhihnalle (dispatching)

- u Tutki FIFO-jonojen keulimmaisten ROB-alkioita
- u Jos tarvittava suoritusyksikkö vapaa, operaation voi päästää suoritusliukuhihnalle
- u Kaksi jonoa ž out-of-order issue
- u max 6 mikro-op liikkeelle yhden syklin aikana
 - § ALU:ille tai FPU:ille kummallekin max 2 per sykli
 - § Load ja store -yksiköille kummallekin max 1 per sykli



Integer ja FP yksiköt

Sta06 Fig 14.9g-I

- i) Nouda data rekistereistä tai välimuistista
- j) Suorita käsky, aseta lipukkeet
 - u Hae operandit rekistereistä / L1 välimuistista
 - u Useita liukuhinnoitettuja suoritusyksiköitä
 - § 2 * ALU, 2 * FPU, 2 * load/store
 - § Esim. nopea ALU helpoille, kertolaskuille oma ALU
 - u Tulosten talletus: in-order complete
 - u Päivitä ROB, salli uusien operaatioiden tulo hinnalle
- k) Tarkista miten hyppykäskyssä kävi
 - u Menikö niinkuin ennustettiin?
 - u Abortoi väärät käskyt hinnalta (estä tulosten talletus)
- l) Kirjaa hypyn tulos ennustuslogiikkaa varten
 - u Anna aikaa signaalien etenemiseksi



Pentium 4 Hyperthreading



- n Yksi fyysinen IA-32 CPU, mutta 2 loogista CPU:ta
- n Näkyy KJ:lle kahden CPU:n SMP-järjestelmänä
 - u Molemmat suorittavat eri prosesseja, tai saman prosessin eri säikeitä (kuten SMP)
 - u Ei tarvitse huomioida kooditasolla
 - u KJ:n osattava SMP-temput (mm. vuorottaminen)
- n Perustuu CPU:n odotussykliin hyötykäyttöön
 - u Muistiinviittaus (cache miss)
 - u Riippuvuudet, väärä hyppyennustus
- n Jos toinen käyttää FP-yksikköä, toinen voi käyttää INT-yksikköä
 - u Hyödyt pitkälti sovellusriippuvia



Pentium 4 Hyperthreading



n Kahdennettu

- u IP, EFLAGS ja muut kontrollirekisterit
- u KäskyTLB
- u Rekistereiden uudelleennimeämislogiikka

Sta06 Fig 14.7

Sta06 Fig 14.8

n Puolitettu

- u Kristallinen tasajako, ei monopolia
- u Uudelleenjärjestelypuskurit (ROB)
- u Mikro-operaatioiden valintajonot (2 keulaa?)
- u Load/store puskurit

n Yhteiskäytössä

- u Rekisterijoukot (128 GPRs, 128 FPRs)
- u Välimuistit: trace cache, L1, L2, L3
- u Mikro-operaatioiden suorituksessa tarvittavat rekisterit
- u Suoritusyksiköt: 2 ALUa, 2 FPUta, 2 Id/st-units




Tietokoneen rakenne

PowerPC




PowerPC 601

- n Käskyjen noutoyksikkö
 - u Voi noutaa 8 käskyä (a' 32b) kerralla välimuistista
- n Käskyjen valinta suoritukseen (dispatch)
- n 3 käskyjä suorittavaa yksikköä
 - u Kokonaisluvut, liukuluvut, hyppyt




(Sta06 Fig 14.10)



PowerPC 601 Pipeline

(Sta06 Fig 14.11)






Dispatch unit

- = Käskyjen suoritukseen valinta
- n 4:n alkion apupuskuri + 4:n alkion valintaikkuna
 - u dispatch buffer = window of execution
- n Käsky ikkunasta suoritettavaksi, kun hinnalla tilaa
 - u Integer-yksikölle vain jonon alusta
 - u Muille se, joka lähinnä jonon keulaa
 - u Max 3 käskyä yhtäaikaan (out-of-order issue)
- n Kun käsky suoritukseen, muita jonoissa eteenpäin
- n Jos riippuvuus, ei päästä hinnalle (stall, bubble)
- n Laitetason logiikka hyppyosoitteiden laskemiseksi
 - u Nopeasti jo ennen varsinaista käskyn suoritusvaihetta



Suoritus

- n Muutokset rekistereihin / muistiin vasta suorituksen loppuksi "Write Back" vaiheessa
- n ALU-operaatiot tallettavat tietoa CR-rekisteriin
 - u 8 kenttää a' 4 b, tallessa useita edellisiä vertailutuloksia
- n Liukuluvut tarvitsevat useampia syklejä



(Sta06 Fig 14.12)



Hyppyjen käsittely

n Zero cycle branches

- u Hyppy ei vaikuta muiden yksikköjen toimintaan
 - § Yleensä ei tarvetta tyhjentää, tai hylätä tuloksia
- u Hypyn kohdeosoite selvillä heti, kun hyppykäske tulee käskyikkunaan (ennen suoritusta!)

n Yhden hypyn spekulointi: Hyppääkö vai ei?

- u Jos ehdoton ž taken
- u Jos ehdollinen ja CR-rekisteri asetettu aiemmin
 - tutki ž taken / not taken
 - muuten jos taaksepäin ž taken
 - jos eteenpäin ž not taken

n Jos spekulointi meni pieleen

- u abortoi spekuloidut käskyt ennen write-back -vaihetta

Hyppyjen käsittely

```
if (a > 0)
    a = a + b + c + d + e;
else
    a = a - b - c - d - e;
```

```
                                #r1 points to a,
                                #r1+4 points to b,
                                #r1+8 points to c,
                                #r1+12 points to d,
                                #r1+16 points to e.
lwz    r8=a(r1)                 #load a
lwz    r12=b(r1,4)              #load b
lwz    r9=c(r1,8)               #load c
lwz    r10=d(r1,12)             #load d
lwz    r11=e(r1,16)             #load e
cmpi   cr0=r8,0                 #compare immediate
bc     ELSE,cr0/gt=false        #branch if bit false
IF:
add    r12=r8,r12               #add
add    r12=r12,r9               #add
add    r12=r12,r10              #add
add    r4=r12,r11               #add
stw    a(r1)=r4                 #store
b     OUT                       #unconditional branch
ELSE:
subf   r12=r12,r8               #subtract
subf   r12=r9,r12               #subtract
subf   r12=r10,r12              #subtract
subf   r4=r12,r11               #subtract
stw    a(r1)=r4                 #store
OUT:
```

(Sta06 Fig 14.13)



Hyppyjen käsittely

	1	2	3	4	5	6	7	8	9	10	11	12	13	14	15	16
lwz r8=a(r1)	F	D	E	C	W											
lwz r12=b(r1,4)	F	.	D	E	C	W										
lwz r9=c(r1,8)	F	.	.	D	E	C	W									
lwz r10=d(r1,12)	F	.	.	.	D	E	C	W								
lwz r11=e(r1,16)	F	D	E	C	W							
cmpi cr0=r8,0	F	D	E								
bc ELSE,cr0/gt=false	F	.	.	.	S											
IF: add r12=r8,r12	F	D'	E	W						
add r12=r12,r9			F	D	E	W					
add r12=r12,r10			F	D	E	W				
add r4=r12,r11										F	.	D	E	W		
stw a(r1)=r4										F	.	.	D	E	C	
b OUT																
ELSE: subf r12=r8,r12																
subf r12=r12,r9																
subf r12=r12,r10																
subf r4=r12,r11																
stw a(r1)=r4																
OUT:																

conditional
zero delay

cache busy

(a) Correct prediction: Branch was not taken

(Sta06 Fig 14.14a)



Hyppyjen käsittely

		1	2	3	4	5	6	7	8	9	10	11	12	13	14	15	16
	lwz r8=a(r1)	F	D	E	C	W											
	lwz r12=b(r1,4)	F	.	D	E	C	W										
	lwz r9=c(r1,8)	F	.	.	D	E	C	W									
	lwz r10=d(r1,12)	F	.	.	.	D	E	C	W								
	lwz r11=e(r1,16)	F	D	E	C	W							
	cmpi cr0=r8,0	F	D	E								
	bc ELSE,cr0/gt=false	F	.	.	.	S											
IF:	add r12=r8,r12	F	D'	E' (no W)							
	add r12=r12,r9			F	D' E' (no W)							
	add r12=r12,r10			F								
	add r4=r12,r11																
	stw a(r1)=r4																
	b OUT																
ELSE:	subf r12=r8,r12									F	D	E	W				
	subf r12=r12,r9									F	.	D	E	W			
	subf r12=r12,r10									F	.	.	D	E	W		
	subf r4=r12,r11									F	.	.	.	D	E	W	
	stw a(r1)=r4									F	D	E	C
OUT:																	

conditional

cache busy

delay: 2 cycles

(b) Incorrect prediction: Branch was taken

(Sta06 Fig 14.14b)



PowerPC 620

HePa96 Fig. 4.49

64b:n arkkitehtuuri

- n 6 suoritusyksikköä
 - u Instruction-yksikkö (dispatcher)
 - u 3 integer-yksikköä
 - u Load/Store yksikkö
 - u FP-yksikkö
- n Max 4 käskyä suoritukseen yhtäaikaan
- n Reservation stations
 - u Kullakin yksiköllä kaksi tai useampia
 - u Jos käsky ei voi edetä (riippuvuudet) se odottaa tässä, eikä estä jäljempänä olevien etenemistä
- n Uudelleennimeäminen: 8 integer ja 12 FP lisärekisteriä
 - u Vähentää riippuvuuksia
 - u Väliaikaistulosten tallettamiseksi
- n In-order-complete
 - u max 4 käskyä yhtäaikaan



PowerPC 620

n Hyppyjen spekulointi

- u 256:n alkion branch target buffer (BTB)
 - § Joukkoassosiatiivinen, joukon koko 2
- u 2048:n alkion branch history table
 - § Käyttää, jos kohde ei löydy BTB:stä

n Spekuloitavana max 4 ratkaisematonta hyppyä

n Tulokset uudelleennimeämisrekistereissä

- u Commit: kopioi spekuloidut tulokset todellisiin rekistereihin
- u Abort: vapauta rekisterit muuhun käyttöön



Kertauskysymyksiä

- n Miten superskalaaritoteutus eroaa tavallisesta liukuhihnoitetusta toteutuksesta?
- n Mitä uusia rakenteesta johtuvia ongelmia tulee ratkottavaksi?
- n Miten niitä ongelmia ratkotaan?
- n Mitä tarkoittaa rekistereiden uudelleennimeäminen ja mitä hyötyä siitä on?