

Tietokoneen rakenne

Luento 10

Superskalaari-prosessointi



Stallings: Ch 14

- n Käskyjen väliset riippuvuudet
- n Rekistereiden uudelleennimeäminen
- n Pentium / PowerPC


Tietokoneen rakenne / 2006 / Teemu Kerola 2.10.2006 Luento 10 - 1

Superskalaari-prosessointi

Reference Speedup

- n **Tavoite**
 - u Nopeuttaa skalaarikäskyjen prosessointia
- n **Useita itsenäisiä liukuhihnoja**
 - u Ei siis pelkästään enemmän vaiheita liukuhihnalla


Reference	Speedup
[TJAD70]	1.8
[KUCK72]	8
[WEIS84]	1.58
[ACOS86]	2.7
[SOHI90]	1.8
[SMIT89]	2.3
[JOU89b]	2.2
[LEE91]	7



(Sta06 Fig 14.1, Tbl 14.1)

Tietokoneen rakenne / 2006 / Teemu Kerola 2.10.2006 Luento 10 - 2

Superskalaari-prosessointi



Key: Fetch, Decode, Execute, Write

Each stage split into 2 "half-stages"

(Sta06 Fig 14.2)

Tietokoneen rakenne / 2006 / Teemu Kerola 2.10.2006 Luento 10 - 3

Superskalaari-prosessointi

- n **Muistin käytön oltava tehokas**
 - u Nouda useita käskyjä yhtäaikaan, ennaltanouto
 - u Datat nouto / talletus
 - u Rinnakkaisuus
- n **Saman prosessin useita käskyjä yhtäaikaan suorituksessa eri liukuhihnalla**
 - u Valitse noudetuista soopivassa järjestyksessä suoritukseen (in-order issue/out-of-order issue)
- n **Enemmän kuin yksi käsky valmistuu per sykli**
 - u Saattavat valmistua eri järjestyksessä kuin aloitettu (out-of-order completion)
- n **Milloin käsky saa valmistua ennen edeltävää käskyä?**

Tietokoneen rakenne / 2006 / Teemu Kerola 2.10.2006 Luento 10 - 4


Tutut riippuvuudet

add r1,r2
 move r3,r1

- n **Datariippuvuus** (True Data/Flow Dependency)
 - u write-read (Read after Write, RaW) riippuvuus
 - u Jäljempi käsky tarvitsee edeltävän tuottamaa dataa
- n **Kontrolliriippuvuus** (Procedural/Control Dependency)
 - u Hyppä seuraavat käskyt suoritetaan vain, jos hyppy ei toteudu
 - u Superskalaarihihnalla hukattavana enemmän käskyjä
 - u Vaihtelevanpituisten käskyjen lisäosista tietoa vasta suoritettaessa
- n **Resurssiriippuvuus** (Resource Conflict)
 - u Yksi tai useampi liukuhihna osa tarvitsee samoja resursseja
 - u Muistipuskuri, ALU, pääsy rekisterijoukkoon, ...

Tietokoneen rakenne / 2006 / Teemu Kerola 2.10.2006 Luento 10 - 5

Tutut riippuvuudet



(Sta06 Fig 14.3)

Tietokoneen rakenne / 2006 / Teemu Kerola 2.10.2006 Luento 10 - 6

Uudet riippuvuudet

Nimiriiippuvuudet =

- Kirjoitusriippuvuus** (Output Dependency)
 - write-after-write (WaW) riippuvuus
 - Kun kaksi käskyä muuttaa samaa rekisteriä tai muistipaikan sisältöä, niin alkuperäisessä koodissa jäljempänä oleva talletus jäätävä voimaan
- Antiriiippuvuus** (Antidependency, Read-write dependency)
 - Write-after-read (WaR) riippuvuus
 - Edeltävän käskyn ehdittävä noutaa rekisterin tai muistipaikan sisältö, ennenkuin jäljempi käsky tallettaa sinne uuden arvon
- Allakset?**
 - Esim. Kaksi rekisteriä osoittaa epäsuorasti samaan muistipaikkaan

```

load r1, X
add r2, r1, r3
add r1, r4, r5

move r2, r1
add r1, r4, r5

```

40(R1) vs. 0(R2)

Tietokoneen rakenne / 2006 / Teemu Kerola 2.10.2006 Luento 10 - 7

Kuinka käsitellä riippuvuudet?

- Peruslähtökohta**
 - Kaikki riippuvuudet käsitellään jollain tavoin
- Perusratkaisu (kuten ennenkin)**
 - laitteisto huomaa riippuvuuden, pysäyttää liukuhinnan odottamaan (bubble)
- Ratkaisu 2**
 - Kääntäjä generoi käskyt sellaisessa järjestyksessä, että riippuvuuksia ei tule
 - Tällöin ei tarvita erityislaitteistoa
 - Yksinkertaisempi suoritin, jonka ei tarvitse havaita riippuvuuksia
 - Kääntäjän laatijan tunnettava kohdeprosessorin toiminta tarkoin

Tietokoneen rakenne / 2006 / Teemu Kerola 2.10.2006 Luento 10 - 8

Rinnakkaisuus

- Käskytason rinnakkaisuus** (Instruction-level parallelism)
 - Montako käskyä pystyttäisiin teoreettisesti suorittamaan rinnakkain
 - Riippuu suoritettavasta koodista
- Konetason rinnakkaisuus** (Machine parallelism)
 - Todellinen rinnakkaisuus
 - Mitä tietty kone tai arkkitehtuuri todella voi tehdä rinnakkain
 - Montako käskyä voi hakea yhtäaikaan?
 - Montako käskyä voi suorittaa yhtäaikaan?
 - Montako liukuhinnaa käytettävissä
 - Aina pienempi kuin käskytason rinnakkaisuus
 - Riippuvuudet?
 - Huonosti optimoitu toteutus?

```

load r1 • r2
add r3 • r3+1
add r4 • r4, r2

add r3 • r3+1
add r4 • r3, r2
load r0 • r4

```

Tietokoneen rakenne / 2006 / Teemu Kerola 2.10.2006 Luento 10 - 9

Superskalaari prosessointi

The diagram illustrates the execution of a static program through several stages: instruction fetch and branch prediction, dispatch (with 'check in' and '(odotusta?)' labels), a 'window of execution' where multiple instructions are processed in parallel, and finally issue, execution, and commit. It highlights dependencies between instructions and how they affect the order of completion. Labels include 'in-order issue vs. out-of-order issue' and 'in-order complete vs. out-of-order complete'. A note at the bottom states: 'issue - laukaisu, liikkeellelaskeminen' and 'dispatch - vuorottaminen, lähettää suorittamaan (Sta06 Fig 14.6)'.

Tietokoneen rakenne / 2006 / Teemu Kerola 2.10.2006 Luento 10 - 10

Superskalaari prosessointi

- Käskyjen nouto muistista**
 - Hyppyjen ennustus & ennaltanouto muistista CPU:hun
 - Valintaikkuna (window-of-execution)
 - Muistista noudetut käskyt
- Käskyn päästäminen liukuhinnalle** (dispatch/issue)
 - Selvitä data-, kontrolli- ja resurssiriippuvuudet
 - Uudelleenjärjestele, päästä sopivat liukuhinnoille
 - Valittujen päästävä etenemään ilman odotusjaksoja
 - Jos sopivaa ei löydy, odotuta tässä kohtaa
- Kun suoritus valmistuu** (complete, retire)
 - Hyväksy tai hylkää (commit/abort)
 - Selvitä kirjoitus- ja antiriiippuvuudet
 - odota / järjestä uudelleen (reorder)

Tietokoneen rakenne / 2006 / Teemu Kerola 2.10.2006 Luento 10 - 11

In-order issue, In-order complete

- Se perinteen peräkkäisjärjestys**
- Ei käyttöä valintaikkunalle**
- Käskyjä hinnolle vain alkuperäisessä järjestyksessä**
 - Kääntäjä huolehtinut pääosin riippuvuuksista
 - Tarkista silti riippuvuus edeltäjistä
 - Tsekkää etenemisivauhti, jätä tarvittaessa kuplia
 - Voi päästää useita yhtäaikaan baanalle
- Valmistuminen vain alkuperäisessä järjestyksessä**
 - Viereisellä baanalla ei saa ohittaa
 - Useita voi valmistua yhtäaikaan
 - Commit/Abort

Tietokoneen rakenne / 2006 / Teemu Kerola 2.10.2006 Luento 10 - 12

In-order issue, in-order complete

Nouto 2 käskyä kerralla
 I1 tarvitsee suoritukseen 2 sykliä
 I3 ja I4: resurssi riippuvuus
 I5 (käyttää) ja I4 (tuottaa): datariippuvuus
 I5 ja I6: resurssi riippuvuus

Decode	Execute	Write	Cycle
I1 I2	I1 I2		1
I3 I4	I1 I2		2
I3 I4	I1 I2		3
I5 I6	I3 I4	I1 I2	4
I5 I6	I3 I4	I3 I4	5
	I5 I6	I3 I4	6
	I5 I6	I5 I6	7
		I5 I6	8

(Sta06 Fig 14.4a)

Tietokoneen rakenne / 2006 / Teemu Kerola 2.10.2006 Luento 10 - 13

In-order issue, out-of-order complete

Kuten edellinen, mutta

- Salli valmistua eri järjestyksessä kuin käskyjä aloitettu
- Huolehdi kirjoitus- ja antiriippuvuudesta ennen tulosten kirjoittamista

Nouto 2 käskyä kerralla
 I1 tarvitsee suoritukseen 2 sykliä
 I3 ja I4: resurssi riippuvuus
 I5 (käyttää) ja I4 (tuottaa): datariippuvuus
 I5 ja I6: resurssi riippuvuus

Decode	Execute	Write	Cycle
I1 I2	I1 I2		1
I3 I4	I1 I2		2
I5 I6	I3 I4	I2	3
I5 I6	I3 I4	I1 I3	4
	I5 I6	I4	5
	I5 I6	I5	6
		I6	7

(Sta06 Fig 14.4b)

Tietokoneen rakenne / 2006 / Teemu Kerola 2.10.2006 Luento 10 - 14

Out-of-order issue, out-of-order complete

Päästä käskyjä liikkeelle parhaaksi katsotussa järjestyksessä

- u Tarvitaan valintaikkuna

Salli valmistuminen parhaaksi katsotussa järjestyksessä

- u Huolehdi kirjoitus- ja antiriippuvuudesta

Se oikea, aito superskalaari-prosessori

Tietokoneen rakenne / 2006 / Teemu Kerola 2.10.2006 Luento 10 - 15

Out-of-order issue, Out-of-order complete

Nouto 2 käskyä kerralla
 I1 tarvitsee suoritukseen 2 sykliä
 I3 ja I4: resurssi riippuvuus
 I5 (käyttää) ja I4 (tuottaa): datariippuvuus
 I5 ja I6: resurssi riippuvuus

Decode	Window	Execute	Write	Cycle
I1 I2	I1 I2	I1 I2		1
I3 I4	I3 I4	I1 I2		2
I5 I6	I5 I6	I3 I4	I2	3
	I5	I5 I6	I1 I3	4
		I5	I4 I6	5
			I5	6

apupuskuri, ei lisävalhe

(Sta06 Fig 14.4c)

Tietokoneen rakenne / 2006 / Teemu Kerola 2.10.2006 Luento 10 - 16

Rekistereiden uudelleennimeäminen

Ongelman syynä usein se, että toisistaan riippumattomille asiolle käytetty samaa rekisteriä

- u Käskyjen välille syntyy riippuvuus, tarpeettomasti
- u Odoteltava, että edellinen valmistuu

Ratkaisu: Rekistereiden uudelleennimeäminen

- u Laitteistossa enemmän rekistereitä kuin ohjelmoijalle näky
- u Laitteisto allokoit todelliset rekisterit suoritusajana
- u Allokointi s.e. vältetään nimiriippuvuus

Tarvitaan

- u Enemmän sisäisiä työrekistereitä (rekisterijoukot), esim. Pentium II:ssa 40 työrekisteriä
- u Laitteistoa, joka allokoit työrekistereitä ja pitää kirjaa ohjelmoijalle näkyvistä rekistereistä

Tietokoneen rakenne / 2006 / Teemu Kerola 2.10.2006 Luento 10 - 17

Rekistereiden uudelleennimeäminen

Kirjoitusriippuvuus (WaW):
 i3 ei saa valmistua ennen i1:stä

Antiriippuvuus (RaW):
 i3 ei saa valmistua ennenkuin i2 lukuun arvon R3:sta

Uudelleennimeä R3 s.e. käytössä työrekisterit R3a, R3b, R3c
 Muut rekisterit vastaavasti: R4b, R5a, R7b

$R3 \cdot R3 + R5$	(i1)
$R4 \cdot R3 + 1$	(i2)
$R3 \cdot R5 + 1$	(i3)
$R7 \cdot R3 + R4$	(i4)

$R3b \cdot R3a + R5a$	(i1)
$R4b \cdot R3b + 1$	(i2)
$R3c \cdot R5a + 1$	(i3)
$R7b \cdot R3c + R4b$	(i4)

Miksi R3a ja R3b?

Tietokoneen rakenne / 2006 / Teemu Kerola 2.10.2006 Luento 10 - 18

Lisälaitteiston vaikutus

base: out-of-order issue
 +ld/st: base ja lisäksi kaksi load/store yksikköä datavälmuistille
 +alu: base ja lisäksi kaksi ALUa

(Sta06 Fig 14.5)

Speedup Without renaming

Window size	base	+ld/st	+alu	+both
8	~2.0	~2.0	~2.0	~2.0
16	~2.2	~2.2	~2.2	~2.2
32	~2.4	~2.4	~2.4	~2.4

Speedup With renaming

Window size	base	+ld/st	+alu	+both
8	~2.5	~2.5	~2.5	~2.5
16	~3.0	~3.0	~3.0	~3.0
32	~3.5	~3.5	~3.5	~3.5

Tietokoneen rakenne / 2006 / Teemu Kerola 2.10.2006 Luento 10 - 19

Yhteenveto

- Useita toiminnallisesti itsenäisiä yksiköitä
- Muistihierarkian tehokas käyttö
 - Sallii useita rinnakkaisia muistinoutoja/talletuksia
- Käskyjen ennaltanouto
 - Hyppyjen ennustuslogiikka
- Laitetason logiikka riippuvuuksien huomaamiseksi
 - Ohituspiirit, joilla tieto heti suoraan toiselle yksikölle samaan aikaan kuin tulos rekisteriin tai muistiin
- Laitetason logiikka useiden riippumattomien käskyjen liikkeellesaattamiseksi (issue)
 - Riippuvuudet & järjestys
- Laitetason logiikka huolehtii käskyjen oikeasta valmistusjärjestyksestä (completion)
 - Riippuvuudet & commit

Tietokoneen rakenne / 2006 / Teemu Kerola 2.10.2006 Luento 10 - 20

Tietokoneen rakenne

Pentium 4

Tietokoneen rakenne / 2006 / Teemu Kerola 2.10.2006 Luento 10 - 21

Pentium 4

AGU = address generation unit
 BTB = branch target buffer
 D-TLB = data translation lookaside buffer
 I-TLB = instruction translation lookaside buffer

(Sta06 Fig 14.7)

Tietokoneen rakenne / 2006 / Teemu Kerola 2.10.2006 Luento 10 - 22

Liukuhinna

- Ulospäin CISC -käskykanta (IA-32)
- Suoritus kuitenkin mikro-operaatioina kuten RISC
 - Nouda CISC-käsky ja muodosta siitä mikro-operaatiot (μops)
 - L1 tason välimuistiin (trace cache)
 - Hinnan loppuosa operoi vakioituisilla μ-operaatioilla (118b)
- Pitkä liukuhinna
 - Lisävaiheet (5 ja 20) signaalien etenemisviipeen vuoksi

1	2	3	4	5	6	7	8	9	10	11	12	13	14	15	16	17	18	19	20
TC	Next IP	TC	Fetch	Drive	Alloc	Renome	Que	Sch	Sch	Disp	Disp	RF	RF	Ex	Flgs	Br	Clk	Drive	

TC Next IP = trace cache next instruction pointer Renome = register renaming RF = register file
 TC Fetch = trace cache fetch Que = micro-op queuing Ex = execute
 Alloc = allocate Sch = micro-op scheduling Flgs = flags
 Disp = Dispatch Br Clk = branch check

(Sta06 Fig 14.8)

Tietokoneen rakenne / 2006 / Teemu Kerola 2.10.2006 Luento 10 - 23

Mikro-operaatioiden generointi

- Nouda IA-32 käsky L2 välimuistista ja generoi mikro-operaatiot L1 tason välimuistiin (trace cache)
 - Käskyille oma TLB, hyppyjen kohteille oma BTB
 - Staatinen hyppyjen ennustus
 - taaksepäin "taken", eteenpäin "not taken"
 - 1-4 μops per käsky, monimutkaisemmat ROM-muistista
- Määritä Trace-Cache-IP:n arvo mikro-operaatiolle
 - Dynaaminen hyppyjen ennustus (4-bit)
 - 512 alkion joukkoassosiatiivinen kohdepuskuri BTB (branch target buffer), joukon koko 4
- Nouda operaatio L1 tason välimuistista
- Drive - odotusjakso

Tietokoneen rakenne / 2006 / Teemu Kerola 2.10.2006 Luento 10 - 24

Resurssien allokointi

Sta06 Fig 14.9a-f

e) Allokoi resurssit, rekistereiden uudelleennimeäminen

- 3 operaatiota per sykli
- Varaa alkio uudelleenjärjestelypuskurista (126:sta) (reorder buffer, ROB)
- Varaa tulokselle yksi 128 sisäisestä työrekisteristä ja mahd. yksi load ja yksi store puskuri (48:sta ja 24:stä)
- Poista nimirippuvuusia rekistereiden uudelleennimeämisellä
- Allokoi alkio mikro-operaatioiden valintajonosta
- Jos ei vapaita resursseja, odota (z out-of-order)

n) **ROB-alkiossa kirjanpito operaation etenemisestä hinnalla**

- Mikro-operaatio, ja alkuperäisen IA-32 käskyn osoite
- State: scheduled, dispatched, completed, ready
- Register Alias Table (RAT):
mikä IA-32 rekisteri z mikä työrekisteri

Tietokoneen rakenne / 2006 / Teemu Kerola 2.10.2006 Luento 10 - 25

Window of Execution

Sta06 Fig 14.9a-f

f) 2 FIFO jonoa mikro-operaatioiden valttsemiseksi

- Tarvittavat resurssit saatavilla, ei riippuvuutta
- Muistiin viittaaville oma, muille oma

g) Mikro-operaatioiden nouto jonoista (scheduling) Sta06 Fig 14.9g-l

h) Päästäminen lukuhihnalle (dispatching)

- Tutki FIFO-jonon keulimmaisten ROB-alkioita
- Jos tarvittava suoritusyksikkö vapaa, operaation voi päästää suorituslukuhihnalle
- Kaksi jonoa z out-of-order issue
- max 6 mikro-op liikkeelle yhden syklin aikana
 - ALU:ille tai FPU:ille kummallekin max 2 per sykli
 - Load ja store -yksiköille kummallekin max 1 per sykli

Tietokoneen rakenne / 2006 / Teemu Kerola 2.10.2006 Luento 10 - 26

Integer ja FP yksiköt

Sta06 Fig 14.9g-l

i) Nouda data rekistereistä tai välimuistista

j) Suorita käsky, aseta lipukkeet

- Hae operandit rekistereistä / L1 välimuistista
- Useita liukuhihnoitettuja suoritusyksiköitä
 - 2 * ALU, 2 * FPU, 2 * load/store
 - Esim. nopea ALU helppoille, kertolaskuille oma ALU
- Tulosten talletus: in-order complete
- Päivitä ROB, salli uusien operaatioiden tulo hinnalle

k) Tarkista miten hyppykäskyssä kävi

- Menikö niinkuin ennustettiin?
- Abortoi väärät käskyt hinnalta (estä tulosten talletus)

l) Kirjaa hypyn tulos ennustuslogiikkaa varten

- Anna aikaa signaalien etenemiseksi

Tietokoneen rakenne / 2006 / Teemu Kerola 2.10.2006 Luento 10 - 27

Pentium 4 Hyperthreading

Sta06 Fig 14.9g-l

n) Yksi fyysinen IA-32 CPU, mutta 2 loogista CPU:ta

n) Näkyy KJ:lle kahden CPU:n SMP-järjestelmänä

- Molemmat suorittavat eri prosesseja, tai saman prosessin eri säikeitä (kuten SMP)
- Ei tarvitse huomioida kooditasolla
- KJ:n osattava SMP-temput (mm. vuorottaminen)

n) Perustuu CPU:n odotussykliin hyötykäyttöön

- Muistiinviittaus (cache miss)
- Riippuvuudet, väärä hyppynnustus

n) Jos toinen käyttää FP-yksikköä, toinen voi käyttää INT-yksikköä

- Hyödyt pitkälti sovellusriippuvia

Tietokoneen rakenne / 2006 / Teemu Kerola 2.10.2006 Luento 10 - 28

Pentium 4 Hyperthreading

Sta06 Fig 14.7
Sta06 Fig 14.8

n) **Kahdennettu**

- IP, EFLAGS ja muut kontrollirekisterit
- KäskyTLB
- Rekistereiden uudelleennimeämislogiikka

n) **Puolitettu**

- Kristallinen tasajako, ei monopolia
- Uudelleenjärjestelypuskurit (ROB)
- Mikro-operaatioiden valintajonot (2 keulaa?)
- Load/store puskurit

n) **Yhteiskäytössä**

- Rekisterijoukot (128 GPRs, 128 FPRs)
- Välimuistit: trace cache, L1, L2, L3
- Mikro-operaatioiden suorituksessa tarvittavat rekisterit
- Suoritusyksiköt: 2 ALUa, 2 FPUta, 2 ld/st-units

Tietokoneen rakenne / 2006 / Teemu Kerola 2.10.2006 Luento 10 - 29

Tietokoneen rakenne

PowerPC

Tietokoneen rakenne / 2006 / Teemu Kerola 2.10.2006 Luento 10 - 30

PowerPC 601

- Käskeyn noutoyksikkö**
 - Voi noutaa 8 käskyä (a' 32b) kerralla välimuistista
- Käskeyn valinta suoritukseen (dispatch)**
- 3 käskyä suorittavaa yksikköä**
 - Kokonaisluvut, liukuluvut, hyyt

(Sta06 Fig 14.10)

Tietokoneen rakenne / 2006 / Teemu Kerola 2.10.2006 Luento 10 - 31

PowerPC 601 Pipeline

(Sta06 Fig 14.11)

Tietokoneen rakenne / 2006 / Teemu Kerola 2.10.2006 Luento 10 - 32

Dispatch unit

- Käskeyn suoritukseen valinta**
- 4:n alkion apupuskuri + 4:n alkion valintaikkuna**
 - dispatch buffer = number of execution
- Käsky ikkunasta suoritettavaksi, kun hinnalla tilaa**
 - Integer-yksikölle vain jonon alusta
 - Muulle se, joka lähinnä jonon keulaa
 - Max 3 käskyä yhtäaikaan (out-of-order issue)
- Kun käsky suoritukseen, muita jonoissa eteenpäin**
- Jos riippuvuus, ei päästä hinnalle (stall, bubble)**
- Laitetason logiikka hyyppysoitteiden laskemiseksi**
 - Nopeasti jo ennen varsinaista käskeyn suoritusta

Tietokoneen rakenne / 2006 / Teemu Kerola 2.10.2006 Luento 10 - 33

Suoritus

- Muutokset rekistereihin / muistin vasta suoritukseen lopuksi "Write Back" vaiheessa**
- ALU-opeaatiot tallettavat tietoa CR-rekisteriin**
 - 8 kenttää a' 4 b, talletta useita edellisiä vertailutuloksia
- Liukuluvut tarvitsevat useampia syklejä**

Branch Instructions	Fetch	Dispatch	Decode	Execute	Writeback	
Integer Instructions	Fetch	Dispatch	Decode	Execute	Writeback	
Load/store Instructions	Fetch	Dispatch	Decode	Addr gen	Cache	Writeback
Floating point Instructions	Fetch	Dispatch	Decode	Execute1	Execute2	Writeback

(Sta06 Fig 14.12)

Tietokoneen rakenne / 2006 / Teemu Kerola 2.10.2006 Luento 10 - 34

Hyyppyjen käsittely

- Zero cycle branches**
 - Hyyppy ei vaikuta muiden yksikköjen toimintaan
 - Yleensä ei tarvetta tyhjentää, tai hylätä tuloksia
 - Hyyppyn kohdeosoite selvillä heti, kun hyyppykäsky tulee käskyikkunaan (ennen suoritusta!)
- Yhden hyyppyn spekulointi: Hyyppääkö vai ei?**
 - Jos ehdoton \checkmark taken
 - Jos ehdollinen ja CR-rekisteri asetettu aiemmin
 - tutki \checkmark taken / not taken
 - muuten jos taaksepäin \checkmark taken
 - jos eteenpäin \checkmark not taken
- Jos spekulointi meni pieleen**
 - abortoi spekuloidut käskyt ennen write-back -vaihetta

Tietokoneen rakenne / 2006 / Teemu Kerola 2.10.2006 Luento 10 - 35

Hyyppyjen käsittely

```

if (a > 0)
    a = a + b + c + d + e;
else
    a = a - b - c - d - e;
    
```

```

#r1 points to a,
#r1+4 points to b,
#r1+8 points to c,
#r1+12 points to d,
#r1+16 points to e.

lwz r8=a(r1) #load a
lwz r12=b(r1,4) #load b
lwz r9=c(r1,8) #load c
lwz r10=d(r1,12) #load d
lwz r11=e(r1,16) #load e
cmpi cr0=r8,0 #compare immediate
bc ELSE,cr0/gt=false #branch if bit false

IF:
add r12=r8,r12 #add
add r12=r12,r9 #add
add r12=r12,r10 #add
add r12=r12,r11 #add
stw a(r1)=r4 #store
b OUT #unconditional branch

ELSE:
subf r12=r12,r8 #subtract
subf r12=r9,r12 #subtract
subf r12=r10,r12 #subtract
subf r4=r12,r11 #subtract
stw a(r1)=r4 #store

OUT:
    
```

(Sta06 Fig 14.13)

Tietokoneen rakenne / 2006 / Teemu Kerola 2.10.2006 Luento 10 - 36

Hyppyjen käsittely

```

1 2 3 4 5 6 7 8 9 10 11 12 13 14 15 16
lwz r8=a(r1) F D E C W
lwz r12=b(r1,4) F . D E C W
lwz r9=c(r1,8) F . . D E C W
lwz r10=d(r1,12) F . . . D E C W
lwz r11=e(r1,16) F . . . . D E C W
cmpi cr0=r8,0 F . . . . . D
IP: ELSE, cr0/gt=false F . . . . . D' W
add r12=r8,r12 F . . . . . D' E' (no W)
add r12=r12,r9 F . . . . . D' E' (no W)
add r12=r12,r10 F . . . . . D' E' (no W)
add r4=r12,r11 F . . . . . D' E' (no W)
stw a(r1)=r4 F . . . . . D' E' (no W)
b OUT F . . . . . D' E' (no W)
ELSE: subf r12=r8,r12 P D E W
subf r12=r12,r9 P . D E W
subf r12=r12,r10 P . . D E W
subf r4=r12,r11 P . . . D E W
stw a(r1)=r4 P . . . . D E C
OUT:
    
```

(a) Correct prediction: Branch was not taken

(Sta06 Fig 14.14a)

Hyppyjen käsittely

```

1 2 3 4 5 6 7 8 9 10 11 12 13 14 15 16
lwz r8=a(r1) F D E C W
lwz r12=b(r1,4) F . D E C W
lwz r9=c(r1,8) F . . D E C W
lwz r10=d(r1,12) F . . . D E C W
lwz r11=e(r1,16) F . . . . D E C W
cmpi cr0=r8,0 F . . . . . D
IP: ELSE, cr0/gt=false F . . . . . D' W
add r12=r8,r12 F . . . . . D' E' (no W)
add r12=r12,r9 F . . . . . D' E' (no W)
add r12=r12,r10 F . . . . . D' E' (no W)
add r4=r12,r11 F . . . . . D' E' (no W)
stw a(r1)=r4 F . . . . . D' E' (no W)
b OUT F . . . . . D' E' (no W)
ELSE: subf r12=r8,r12 P D E W
subf r12=r12,r9 P . D E W
subf r12=r12,r10 P . . D E W
subf r4=r12,r11 P . . . D E W
stw a(r1)=r4 P . . . . D E C
OUT:
    
```

(b) Incorrect prediction: Branch was taken

(Sta06 Fig 14.14b)

PowerPC 620

HePa96 Fig. 4.49

64b:n arkkitehtuuri

- 6 suoritusyksikkö
 - Instruction-yksikkö (dispatcher)
 - 3 integer-yksikkö
 - Load/Store yksikkö
 - FP-yksikkö
- Max 4 käskyä suoritukseen yhtäaikaan
- Reservation stations
 - Kullakin yksiköllä kaksi tai useampia
 - Jos käsky ei voi edetä (riippuvuudet) se odottaa tässä, eikä estä jäljempänä olevien etenemistä
- Uudelleennimeäminen: 8 Integer ja 12 FP llsärekiesteriä
 - Vähentää riippuvuuksia
 - Väliaikaistulosten tallettamiseksi
- In-order-complete
 - max 4 käskyä yhtäaikaan

PowerPC 620

- Hyppyjen spekulointi
 - 256:n alkion branch target buffer (BTB)
 - Joukkoassosiatiivinen, joukon koko 2
 - 2048:n alkion branch history table
 - Käyttää, jos kohde ei löydy BTB:sta
- Spekuloitavana max 4 ratkaisematonta hyppyä
- Tulokset uudelleennimeämisrekistereissä
 - Commit: kopioi spekuloidut tulokset todellisiin rekistereihin
 - Abort: vapauttaa rekisterit muuhun käyttöön

Kertauskysymyksiä

- Miten superskalaaritoteutus eroaa tavallisesta liukuhinnoitetusta toteutuksesta?
- Mitä uusia rakenteesta johtuvia ongelmia tulee ratkottavaksi?
- Miten niitä ongelmia ratkotaan?
- Mitä tarkoittaa rekistereiden uudelleennimeäminen ja mitä hyötyä siitä on?